JPS61134168A - カラー画像読取装置 - Google Patents
カラー画像読取装置Info
- Publication number
- JPS61134168A JPS61134168A JP59256751A JP25675184A JPS61134168A JP S61134168 A JPS61134168 A JP S61134168A JP 59256751 A JP59256751 A JP 59256751A JP 25675184 A JP25675184 A JP 25675184A JP S61134168 A JPS61134168 A JP S61134168A
- Authority
- JP
- Japan
- Prior art keywords
- image
- color
- signal
- line
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル複写機、ファクシミリ、電子ファイル
等の画像情報を電気的に取扱う装置において、画像デー
タの入力に用いられる画像読取装置に関するものである
。
等の画像情報を電気的に取扱う装置において、画像デー
タの入力に用いられる画像読取装置に関するものである
。
原稿画像の濃淡を光電的に読取るべく、複数の受光素子
を読取るべき原稿の巾方向に渡ってライン状に並べたラ
インセンサが知られている。今、A4サイズの原稿の短
手方向(約210 mm)を16画素/mrrrの解像
度で等倍読取りするとすると、約300 a+aの基板
上に約3500個の受光素子を有した1本のラインセン
サを必要とする。ところが、同一基板上にこのような多
数の受光素子を欠落なく、且つ、感度を略均−に形成す
るのは難しく、従って、歩留り等の改善がなされない限
り、コスト的にも実用的ではない。
を読取るべき原稿の巾方向に渡ってライン状に並べたラ
インセンサが知られている。今、A4サイズの原稿の短
手方向(約210 mm)を16画素/mrrrの解像
度で等倍読取りするとすると、約300 a+aの基板
上に約3500個の受光素子を有した1本のラインセン
サを必要とする。ところが、同一基板上にこのような多
数の受光素子を欠落なく、且つ、感度を略均−に形成す
るのは難しく、従って、歩留り等の改善がなされない限
り、コスト的にも実用的ではない。
そこで、約1000個程度の受光素子からなるラインセ
ンサを複数本その走査方向に並べて、1ラインの画像を
各ラインセンサで分割して読取ることが考えられる。こ
のようにすると、同一基板上に形成すべき受光素子の数
がそれ程多くないので、歩留りの向上及びそれに伴う前
述したコスト的な問題がある程度解消できる。
ンサを複数本その走査方向に並べて、1ラインの画像を
各ラインセンサで分割して読取ることが考えられる。こ
のようにすると、同一基板上に形成すべき受光素子の数
がそれ程多くないので、歩留りの向上及びそれに伴う前
述したコスト的な問題がある程度解消できる。
しかしながら、ラインセンサの両端には画像読取に用い
ることのできない無効ビットが存在しており、従って、
複数のラインセンサを1ライン上に並べた場合には読取
不能領域が発生する。そこで、複数のラインセンサを隣
接したラインセンサの読取ラインが異なる様、例えば千
鳥状に配列することが考えられる。
ることのできない無効ビットが存在しており、従って、
複数のラインセンサを1ライン上に並べた場合には読取
不能領域が発生する。そこで、複数のラインセンサを隣
接したラインセンサの読取ラインが異なる様、例えば千
鳥状に配列することが考えられる。
複数のラインセンサを千鳥状に配列した場合。
隣接したラインセンサは相異なる原稿面を読取走査方向
に対して垂直方向に相対移動することにより原稿面を読
取る際、原稿を先行して走査する第1列のラインセンサ
からの信号とそれに続く第2列のラインセンサからの信
号との間には隣り合ったラインセンサ間の位置ずれに相
当する時間的なずれを生じる。
に対して垂直方向に相対移動することにより原稿面を読
取る際、原稿を先行して走査する第1列のラインセンサ
からの信号とそれに続く第2列のラインセンサからの信
号との間には隣り合ったラインセンサ間の位置ずれに相
当する時間的なずれを生じる。
このずれは1+sm当り16画素等の高解像度を必要と
する複写装置等においては、複写像にその読取における
ずれの影響が現れてしまうことは好ましくない、また、
カラー画像の読取りにおいては、このずれがカラーバラ
ンスにも影響を与えるものであった・ また、この様に千鳥状に配列されたラインセンサを用い
、原稿画像を変倍読取りする場合には、同一ラインを第
1列のラインセンサを読取ってから第2列のラインセン
サが読取る迄の時間が変倍率により異なり、この時間ず
れを補正することは難しく、従って思い通、りの変倍読
取りを実行せしめることができなかった。
する複写装置等においては、複写像にその読取における
ずれの影響が現れてしまうことは好ましくない、また、
カラー画像の読取りにおいては、このずれがカラーバラ
ンスにも影響を与えるものであった・ また、この様に千鳥状に配列されたラインセンサを用い
、原稿画像を変倍読取りする場合には、同一ラインを第
1列のラインセンサを読取ってから第2列のラインセン
サが読取る迄の時間が変倍率により異なり、この時間ず
れを補正することは難しく、従って思い通、りの変倍読
取りを実行せしめることができなかった。
本発明は以上の点に鑑みてなされたもので、千鳥状に配
列された複数のラインセンサにて画像読取を行なう際の
、センナ間の読取位置のずれを良好に補正することので
きる画像読取装置を提供することを目的とし、更には、
変倍読取をも実行可能な画像読取装置を提供することを
目的とする。
列された複数のラインセンサにて画像読取を行なう際の
、センナ間の読取位置のずれを良好に補正することので
きる画像読取装置を提供することを目的とし、更には、
変倍読取をも実行可能な画像読取装置を提供することを
目的とする。
即ち、千鳥状に配列された複数のラインセンサと、上記
複数のラインセンサの夫々が出力する画像データを複数
ライン分記憶する記憶手段と、上記記憶手段の画像デー
タの書込み及び読出しを制御する制御手段とを有し、上
記複数のラインセンサの出力データより1ラインの連続
した画像データを形成する画像読取装置を提供すること
である。
複数のラインセンサの夫々が出力する画像データを複数
ライン分記憶する記憶手段と、上記記憶手段の画像デー
タの書込み及び読出しを制御する制御手段とを有し、上
記複数のラインセンサの出力データより1ラインの連続
した画像データを形成する画像読取装置を提供すること
である。
次にこの発明の実施例を図面に従って説明する。
本実施例においては、原稿の読み取部にカラー密着セン
ナを用いている。第1図(a)、 (b)だこのカラ
ー密着センサを用いた読取り部の構成を示す。第1図(
a)に示されるように複数のCCDチップを搭載したセ
ンサユニツ)11とこのセンナユニット11上に配置さ
れた集束性ロッドレンズアレイ12と集束性ロッドレン
ズアレイ12の側面付近に設けられた線状の光源13と
が一体構造を成している。ただし、第1図(a)では、
線状の光源が1本しか示されていないが、実際にはロッ
ドレンズアレイ12を挾、む様に更に1本設けられる。
ナを用いている。第1図(a)、 (b)だこのカラ
ー密着センサを用いた読取り部の構成を示す。第1図(
a)に示されるように複数のCCDチップを搭載したセ
ンサユニツ)11とこのセンナユニット11上に配置さ
れた集束性ロッドレンズアレイ12と集束性ロッドレン
ズアレイ12の側面付近に設けられた線状の光源13と
が一体構造を成している。ただし、第1図(a)では、
線状の光源が1本しか示されていないが、実際にはロッ
ドレンズアレイ12を挾、む様に更に1本設けられる。
この構成によシ集束性ロッドV/ズアレイ12が光源1
3により照射された原稿からの反射光を同等縮少させる
ことなく、1対1の関係で、複数のCCDチップ上に結
合させる。
3により照射された原稿からの反射光を同等縮少させる
ことなく、1対1の関係で、複数のCCDチップ上に結
合させる。
また、センサユニット11、集束性ロッドレンズアレイ
12)光源13は第1図(b)に示されるごとく、信号
処理基板16、センサユニット11と信号処理基板16
を接続するフンキシプル電線15とともに移動体14に
搭載されており、更に、移動体(原稿走査ユニット)1
4と本体との接続のためにフレキシブル電線17を用い
ている。
12)光源13は第1図(b)に示されるごとく、信号
処理基板16、センサユニット11と信号処理基板16
を接続するフンキシプル電線15とともに移動体14に
搭載されており、更に、移動体(原稿走査ユニット)1
4と本体との接続のためにフレキシブル電線17を用い
ている。
以上のようにしてセンナユニット11のCCDチップ上
に結像された光学像はCCDの光電変換能力により電荷
に変換される。
に結像された光学像はCCDの光電変換能力により電荷
に変換される。
この電荷はCCDの電荷転送能力により順次転送され画
像信号となる。
像信号となる。
各部を詳細に説明する。密着型カラーCODセンナユニ
ット11は、第2図に示されるように、千鳥状に並べら
れた5個のCCDチップ21〜25が設けられたセラミ
ック基板26と、このセラミック基板26をおおうカバ
ー27、接続用の7レキシプル電線28a〜28fから
成る。CCDチップ21〜25は、受光部がp−n 7
オトダイオードから成シ、受光部の大きさは62.5μ
m X 15.5μmであり、感光画素は第4図に示す
様に感光画素と接続されていない12ビツトの空送り画
素D1〜D12Mのシールドをほどこされた24ビツト
の光シールド・画素1)13〜D36.36ビツトのダ
ミー画素D37〜D72.3072ビットの有効信号画
素5l−83072,24ビツトの後端ダミー画素D7
3〜D76の合計3168ビツトの受光部から構成され
ている。
ット11は、第2図に示されるように、千鳥状に並べら
れた5個のCCDチップ21〜25が設けられたセラミ
ック基板26と、このセラミック基板26をおおうカバ
ー27、接続用の7レキシプル電線28a〜28fから
成る。CCDチップ21〜25は、受光部がp−n 7
オトダイオードから成シ、受光部の大きさは62.5μ
m X 15.5μmであり、感光画素は第4図に示す
様に感光画素と接続されていない12ビツトの空送り画
素D1〜D12Mのシールドをほどこされた24ビツト
の光シールド・画素1)13〜D36.36ビツトのダ
ミー画素D37〜D72.3072ビットの有効信号画
素5l−83072,24ビツトの後端ダミー画素D7
3〜D76の合計3168ビツトの受光部から構成され
ている。
また、以上のようなCCDチップ21〜25を第2図に
示されるように千鳥状に2列に配列している。この場合
、隣り合ったCCDチップ、例えばCCDチップ22及
び23は第3図に示されるように、副走査方向に受光部
の中心距離Eをもって設けられている。又、これらのC
CDチップ21〜25は配列方向(主走査方向)に沿っ
て互いに重なりを許して配列されている。
示されるように千鳥状に2列に配列している。この場合
、隣り合ったCCDチップ、例えばCCDチップ22及
び23は第3図に示されるように、副走査方向に受光部
の中心距離Eをもって設けられている。又、これらのC
CDチップ21〜25は配列方向(主走査方向)に沿っ
て互いに重なりを許して配列されている。
本実施例では中心距離lを4画素分の距離としている。
CCDチップ21〜25の受光部は、前述のとおり、左
端から空送り領域D1〜D12)光シールド領域D13
〜D36、ダミー領域D37〜D72)有効画素・領域
S1〜83072)後端ダミー領域D73〜D96とか
らなっており、この内の3072ビツトの有効画素領域
S1〜33072を除いた領域を用いて互いに重なりを
許して配列される。これにより、読取有効領域は人3判
の短手の幅297瓢より若干長い320閣となる。
端から空送り領域D1〜D12)光シールド領域D13
〜D36、ダミー領域D37〜D72)有効画素・領域
S1〜83072)後端ダミー領域D73〜D96とか
らなっており、この内の3072ビツトの有効画素領域
S1〜33072を除いた領域を用いて互いに重なりを
許して配列される。これにより、読取有効領域は人3判
の短手の幅297瓢より若干長い320閣となる。
CCDチップ21〜25の受光部(フォトダイオード)
上には、カラー信号を受るために色フィルタを配置する
必要がある。この方法として、色フィルタとフォトダイ
オードである8i素子を接着剤で貼シ合わせる方法と、
S1素子上に直接色フィルタを積層する方法とがある。
上には、カラー信号を受るために色フィルタを配置する
必要がある。この方法として、色フィルタとフォトダイ
オードである8i素子を接着剤で貼シ合わせる方法と、
S1素子上に直接色フィルタを積層する方法とがある。
前者は、色フィルタをガラス基板上に製作すればよいが
、Si素子との組合せの際に接着という余分な工程が必
要となシ、位置合せ誤差を生じやすい。この接着誤差を
数μm以下におさえることはかなシ難しく、色再現性、
シェーディング特性の劣化を来す可能性がある。一方、
後者は単に色・フィルタをSi素子の画素に合わせて製
作すればカラー素子が完成するため、工程は極めて単純
で、位置合せ精度を大幅に向上させることができる。よ
って本実施例に用いたCCDチップの色フィルタは後者
のものを用いている。
、Si素子との組合せの際に接着という余分な工程が必
要となシ、位置合せ誤差を生じやすい。この接着誤差を
数μm以下におさえることはかなシ難しく、色再現性、
シェーディング特性の劣化を来す可能性がある。一方、
後者は単に色・フィルタをSi素子の画素に合わせて製
作すればカラー素子が完成するため、工程は極めて単純
で、位置合せ精度を大幅に向上させることができる。よ
って本実施例に用いたCCDチップの色フィルタは後者
のものを用いている。
次に具体的なフィルタ配列について説明する。
本実施例では、第5図の如くイエロ(Ye)、グリーン
(G) 、シアン(Cy )の3色フィルタをこの順に
繰返して配列し、隣シ合った3ピツトで読取時の1画素
を構成している。フィルタの外は既によりシールドされ
ている。
(G) 、シアン(Cy )の3色フィルタをこの順に
繰返して配列し、隣シ合った3ピツトで読取時の1画素
を構成している。フィルタの外は既によりシールドされ
ている。
これら各色のフィルタの分光特性を第6図に示す。第6
図から明らかな様に、Yeのフィルタの透過率は曲fM
61で示される様に500 nm付近から急増している
。Cyのフィルタの透過率は曲線62で示される様に5
QQnm付近でピークを示している。Gのフィルタは、
本実施例ではCyフィルタとYeフィルタの重ね合せに
よって得ているため透過率は曲線63で示される様に5
QQnm付近にピークを示している。これらのフィルタ
の分光特性において重要な点は、人間の視感度領域外の
7001m程度の波長に対しても透過高が零にならない
点である。
図から明らかな様に、Yeのフィルタの透過率は曲fM
61で示される様に500 nm付近から急増している
。Cyのフィルタの透過率は曲線62で示される様に5
QQnm付近でピークを示している。Gのフィルタは、
本実施例ではCyフィルタとYeフィルタの重ね合せに
よって得ているため透過率は曲線63で示される様に5
QQnm付近にピークを示している。これらのフィルタ
の分光特性において重要な点は、人間の視感度領域外の
7001m程度の波長に対しても透過高が零にならない
点である。
ここで、色フィルタとCCDチップ21〜25とは、忠
実な色再現を達成するために人間の目と同様な機能を果
たさなければならない。CCDチップ21〜25の受光
部の分光特性は、第7図に示されるように550nm程
度の波長で最大となり、11000n以上まで有限な相
対感度を有している。
実な色再現を達成するために人間の目と同様な機能を果
たさなければならない。CCDチップ21〜25の受光
部の分光特性は、第7図に示されるように550nm程
度の波長で最大となり、11000n以上まで有限な相
対感度を有している。
つまり、本実施例での色フィルタを付けられたCCDチ
ップの受光部は7QQnm以上の波長の光に対しても応
答が存在することになる。これに対し、人間の目の視感
度は7QQnm以上の波長に対しては零である。従って
、単にCCDチップとCy、G、Yeの色フィルタとの
組合せだけでは人間の目と同一機能を果たすことはでき
ない。よって本実施例では後述する様に光源を特定して
いる。
ップの受光部は7QQnm以上の波長の光に対しても応
答が存在することになる。これに対し、人間の目の視感
度は7QQnm以上の波長に対しては零である。従って
、単にCCDチップとCy、G、Yeの色フィルタとの
組合せだけでは人間の目と同一機能を果たすことはでき
ない。よって本実施例では後述する様に光源を特定して
いる。
次に集束性ロッドレンズアレイ12について説明する。
本実施例での集束性ロッドレンズアレイ12は第8図に
示す如く光の入射側の焦点距離に原稿面81があり、出
射側の焦点距離に2列のCCDチップ列82が存在する
。このように設定することにより、原稿面81とCCD
チップ列82が結像1派となる。すなわち原稿面81上
の画像が1対1の正立像としてCCDチップ列82上に
結像される。しかしながら、CCDチップは前述の様に
千鳥配列であり、また集束性ロッドレンズアレイ21は
1本なので、本実施例においてCCDチップ列82の隣
シあったチップ上に結像される正立像は、原稿面81上
において、4ライン分間隔をへだてだ画像となってしま
う。これを解決し、1ラインの連続した画像信号を得る
ために、本実施例では後述するように、専用のメモリを
用いている。
示す如く光の入射側の焦点距離に原稿面81があり、出
射側の焦点距離に2列のCCDチップ列82が存在する
。このように設定することにより、原稿面81とCCD
チップ列82が結像1派となる。すなわち原稿面81上
の画像が1対1の正立像としてCCDチップ列82上に
結像される。しかしながら、CCDチップは前述の様に
千鳥配列であり、また集束性ロッドレンズアレイ21は
1本なので、本実施例においてCCDチップ列82の隣
シあったチップ上に結像される正立像は、原稿面81上
において、4ライン分間隔をへだてだ画像となってしま
う。これを解決し、1ラインの連続した画像信号を得る
ために、本実施例では後述するように、専用のメモリを
用いている。
次に光源13について説明する。本実施例では光源13
は蛍光灯を用いている。前述した様に、カラー読取装置
としての密着型センナに要求される機能は人間の目と同
じ様に色を読取る機能である。
は蛍光灯を用いている。前述した様に、カラー読取装置
としての密着型センナに要求される機能は人間の目と同
じ様に色を読取る機能である。
第9図はThomson−Wrightの基本曲線であ
る。
る。
この曲線は色に応じた人間の目の視感度特性、つまり色
光に対する明るさ感覚と光の波長との関係を示している
。Pl、 Pl、 P3の曲線から明らかなように人間
の目は700nm以上の長波長の光には感じない。
光に対する明るさ感覚と光の波長との関係を示している
。Pl、 Pl、 P3の曲線から明らかなように人間
の目は700nm以上の長波長の光には感じない。
一方、CCDチップ21〜25の受光部と色フィルタの
分光特性は前述した通り、700nm以上の長波長の光
に対しても有限な感度値を有しており、このような色フ
イルタCCDチップ21〜25の受光部に対して白色光
を入射させると700nm以上の長波長の光にでも感じ
てしまう。
分光特性は前述した通り、700nm以上の長波長の光
に対しても有限な感度値を有しており、このような色フ
イルタCCDチップ21〜25の受光部に対して白色光
を入射させると700nm以上の長波長の光にでも感じ
てしまう。
そこで、本実施例では700nm以上の長波長領域にほ
とんど分光特性を有しない昼光色の蛍光灯を用いている
。第10図に上述の蛍光灯の分光特性を示す。また蛍光
灯は一種の線状光源であるが、フィラメントの影響によ
り管長方向に輝度の不均一が生じるので、A3版短手方
向にわたって一様な照度を得るために管長を第11図に
示す様に長くとり(例えば390+mとする)A3版短
手方向内(297m )で照度の不均一性が±5X以内
になる様に設定している。さらに、蛍光灯には、光量を
上げるために、内部に反射膜を付け、外壁に30°の開
口をもうけている。
とんど分光特性を有しない昼光色の蛍光灯を用いている
。第10図に上述の蛍光灯の分光特性を示す。また蛍光
灯は一種の線状光源であるが、フィラメントの影響によ
り管長方向に輝度の不均一が生じるので、A3版短手方
向にわたって一様な照度を得るために管長を第11図に
示す様に長くとり(例えば390+mとする)A3版短
手方向内(297m )で照度の不均一性が±5X以内
になる様に設定している。さらに、蛍光灯には、光量を
上げるために、内部に反射膜を付け、外壁に30°の開
口をもうけている。
さて、第12図は前述の密着型カラー〇CDセンサを用
いたカラーデジタル複写装置の構成図である。複写装置
120はカラー画像読取装置121とカラー画像プリン
ト装置122とから構成されている。14は第1図示の
原稿走査ユニットであって、原稿台上の原稿123の画
像を読取るべく矢印Aの方向に移動走査(副走査)する
。この移動走査中原稿走査ユニット14内の露光ランプ
13を点灯し、原稿からの反射光を集束性ロッドレンズ
アレイ12によって前述した密着型カラーCCDセンサ
ユニット11のCCDチップ上に集光する。
いたカラーデジタル複写装置の構成図である。複写装置
120はカラー画像読取装置121とカラー画像プリン
ト装置122とから構成されている。14は第1図示の
原稿走査ユニットであって、原稿台上の原稿123の画
像を読取るべく矢印Aの方向に移動走査(副走査)する
。この移動走査中原稿走査ユニット14内の露光ランプ
13を点灯し、原稿からの反射光を集束性ロッドレンズ
アレイ12によって前述した密着型カラーCCDセンサ
ユニット11のCCDチップ上に集光する。
密着型カラーCCDセンサユニット11には、前述の通
り62.5μm (1/16mm )を1画素として1
024画素(3072ビツト)の有効信号画素を有した
CCDチップが千鳥状に5チップ配列されており、各画
素は15,5μmX62.5μmVC3分割され、各々
にCy、G、YeO色フィルタが貼りつけられている。
り62.5μm (1/16mm )を1画素として1
024画素(3072ビツト)の有効信号画素を有した
CCDチップが千鳥状に5チップ配列されており、各画
素は15,5μmX62.5μmVC3分割され、各々
にCy、G、YeO色フィルタが貼りつけられている。
次にカラーCODセンナユニット11の動作に係わる電
気系統について説明する。電気系統はCCDを動作させ
るイメージセンサドライブ回路とCCDの出力信号を画
像情報に適した形に変換するアナログ処理回路からなる
アナログ処理部、アナログ処理部からの信号を記録形態
【適した信号に変換するデジタル処理回路とから成る。
気系統について説明する。電気系統はCCDを動作させ
るイメージセンサドライブ回路とCCDの出力信号を画
像情報に適した形に変換するアナログ処理回路からなる
アナログ処理部、アナログ処理部からの信号を記録形態
【適した信号に変換するデジタル処理回路とから成る。
また、アナログ処理回路とデジタル処理回路をまとめて
センナ信号処理部と呼ぶ。
センナ信号処理部と呼ぶ。
まずイメージセンナドライブ回路から説明する。ただし
以下の説明ではCCDチップ21の駆動回路を例とする
□。この駆動回路は第14図に示す様にCCDチップ2
1の駆動用の2相クロックX工、02)走査同期信号S
H,IJセット信号FLS及びCCD21の出力信号O
8を扱う。
以下の説明ではCCDチップ21の駆動回路を例とする
□。この駆動回路は第14図に示す様にCCDチップ2
1の駆動用の2相クロックX工、02)走査同期信号S
H,IJセット信号FLS及びCCD21の出力信号O
8を扱う。
クロック信号ダ1の入力端子にはインバータ141が接
続され、インバータ141の出カニは抵抗142及びス
ビードアッグ用コンデンサ143とが並列に接続され、
さらにMOSのクロックトライバ144の入力端子に接
続される。
続され、インバータ141の出カニは抵抗142及びス
ビードアッグ用コンデンサ143とが並列に接続され、
さらにMOSのクロックトライバ144の入力端子に接
続される。
このMOSクロックトライバ144の出力端子はCCD
チップ21のy11端子に接続される。クロック信号メ
2についてもクロック信号ダ1と同様である。また、走
査同期端子SH及びリセット信号R8にもクロック信号
01 、02と同様にインバータ141、抵抗142)
コンデンサ143、MOSクロックトライバ144が接
続されている。
チップ21のy11端子に接続される。クロック信号メ
2についてもクロック信号ダ1と同様である。また、走
査同期端子SH及びリセット信号R8にもクロック信号
01 、02と同様にインバータ141、抵抗142)
コンデンサ143、MOSクロックトライバ144が接
続されている。
出力信号O8端子にはnpnトランジスタ145とコレ
クタ抵抗146エミツク抵抗147からなるエミツク7
オロワが接続されている。また、′CCDチップ21の
−IL源電圧+Vはコンデンサ148.149を経てC
CDチップ21のOD端子に供給される。
クタ抵抗146エミツク抵抗147からなるエミツク7
オロワが接続されている。また、′CCDチップ21の
−IL源電圧+Vはコンデンサ148.149を経てC
CDチップ21のOD端子に供給される。
2相クロノクグ111212は、CCDチップ21の各
ビットに生じた電荷をビットシリアルに転送するのに必
要な信号である。
ビットに生じた電荷をビットシリアルに転送するのに必
要な信号である。
走査同期信号S)(は、CCDチップ21の電荷の転送
上1走査の区別をつける信号であシ、リセット信号R8
は各画素の電荷が転送された後のビット(電荷)を消去
する信号である。また、信号O8は2相クロックダ0.
02に同期して出力されるCCDチップ21からの出力
信号であり、前述した第4図の通シ、1チップ当シ有効
信号(3072ビツト)とダミー信号と空送り信号及び
光シールド画素による基準黒レベル信号とを出力する。
上1走査の区別をつける信号であシ、リセット信号R8
は各画素の電荷が転送された後のビット(電荷)を消去
する信号である。また、信号O8は2相クロックダ0.
02に同期して出力されるCCDチップ21からの出力
信号であり、前述した第4図の通シ、1チップ当シ有効
信号(3072ビツト)とダミー信号と空送り信号及び
光シールド画素による基準黒レベル信号とを出力する。
これらの信号はビット位置が正確に規定されており、基
準黒レベル信号は受光部の暗信号で、色に応じた真の出
力を得るために用いるものである。
準黒レベル信号は受光部の暗信号で、色に応じた真の出
力を得るために用いるものである。
次にセンサ信号処理部を第13図に示す。このセンサ信
号処理部は各CCDチップ21〜25ごとに独立に設け
られている。ここでは代表としてCCD21に対する回
路について説明することにする。
号処理部は各CCDチップ21〜25ごとに独立に設け
られている。ここでは代表としてCCD21に対する回
路について説明することにする。
第13図に示されるようにCCDチップ21からの出力
信号O8はバッファ回路部131を介してこの信号をシ
アン(Cy) 、グリーン(G)、イエロ (Ye)、
ブラック(BK)の各色ごとに分離するマルチプレクサ
132に入力される。
信号O8はバッファ回路部131を介してこの信号をシ
アン(Cy) 、グリーン(G)、イエロ (Ye)、
ブラック(BK)の各色ごとに分離するマルチプレクサ
132に入力される。
そして、ダークレベル除去部133においてマルチプレ
クサ132a、b、cからの各色の出力信号(Cy、G
、Ye)と?/lzチプレクサ132dからの基準黒レ
ベル信号(BK)との差をとり、光に応じた真の出力を
得て、さらに次段の色変換部134に入力するための電
圧に増幅する。
クサ132a、b、cからの各色の出力信号(Cy、G
、Ye)と?/lzチプレクサ132dからの基準黒レ
ベル信号(BK)との差をとり、光に応じた真の出力を
得て、さらに次段の色変換部134に入力するための電
圧に増幅する。
色変換部134ではダークレベル除去部133からの各
色の出力(Cy、G、Ye)から、ブルー(B)、グリ
ーン(G)、レッド(R)の原色信号を出力し、かつA
/D変換部135の入力信号レベルに、この原色信号(
R,G、B)を増幅して出力する。AD変換部135は
色変換部134からの信号をディジタル信号に変換し、
この人/D変換部135からの信号はメモリ部139に
記憶される。
色の出力(Cy、G、Ye)から、ブルー(B)、グリ
ーン(G)、レッド(R)の原色信号を出力し、かつA
/D変換部135の入力信号レベルに、この原色信号(
R,G、B)を増幅して出力する。AD変換部135は
色変換部134からの信号をディジタル信号に変換し、
この人/D変換部135からの信号はメモリ部139に
記憶される。
マルチプレクサ132は前述の様にバッファ回路部13
1からの出力信号を色毎に分離する4個のサンプルホー
ルド(S/)()回路132a〜132dから成る。ま
だ、ダークレベル除去部133は3個の差動増幅器13
3a 〜133cから成る。色変換部134は信号Cy
、 G、 Ye f:G信号を基準に信号B、G、Rに
変換するための3個の差動増幅器134a〜134Cか
ら成る。A/D変換部135は色ごとに増幅された信号
をデジタル信号に変換する3個のA/D変換器135a
−135cと、そのデジタル出力をラッチする3個のラ
ッチ回路136a〜136Cとから成る。本実施例では
原稿走査ユニット14の信号処理基板16上には密着型
カラーCODセンナユニット11とともにA/D変換器
135a〜135Cまでのアナログ処理回路系が搭載さ
れておシ、また、ラッチ回路136a〜136Cからメ
モリ部139及び後述のデジタル信号処理部等を備えた
本体基板124と、フレキシブル電線17によって接続
されている。この様に、走査ユニット14から本体基板
124へは雑音等の影響ヲ受けにくいデジタル形態の信
号が伝送され、これにより、良好な画像再現を可能とす
る。
1からの出力信号を色毎に分離する4個のサンプルホー
ルド(S/)()回路132a〜132dから成る。ま
だ、ダークレベル除去部133は3個の差動増幅器13
3a 〜133cから成る。色変換部134は信号Cy
、 G、 Ye f:G信号を基準に信号B、G、Rに
変換するための3個の差動増幅器134a〜134Cか
ら成る。A/D変換部135は色ごとに増幅された信号
をデジタル信号に変換する3個のA/D変換器135a
−135cと、そのデジタル出力をラッチする3個のラ
ッチ回路136a〜136Cとから成る。本実施例では
原稿走査ユニット14の信号処理基板16上には密着型
カラーCODセンナユニット11とともにA/D変換器
135a〜135Cまでのアナログ処理回路系が搭載さ
れておシ、また、ラッチ回路136a〜136Cからメ
モリ部139及び後述のデジタル信号処理部等を備えた
本体基板124と、フレキシブル電線17によって接続
されている。この様に、走査ユニット14から本体基板
124へは雑音等の影響ヲ受けにくいデジタル形態の信
号が伝送され、これにより、良好な画像再現を可能とす
る。
メモリ部139はR,()、 Bごとに設けられた記憶
領域139a〜139Cとから成る。
領域139a〜139Cとから成る。
以上がCODOップ21に対応して設けられたセンナ信
号処理部の主な構成であるが、これらの要素に加えて、
いくつかの制御要素が設けられている。これらについて
は、以下の詳細な図面をもって回路動作と共に説明する
。
号処理部の主な構成であるが、これらの要素に加えて、
いくつかの制御要素が設けられている。これらについて
は、以下の詳細な図面をもって回路動作と共に説明する
。
第15図(a)は原稿走査ユニット14上の信号処理基
板16の詳細な回路構成を示す。第15図(a)におい
て、17−1は移動部分であるイメージセンサ、照明う
/グ、セ/す信号処理部のうちのアナログ処理回路、イ
メージセンナドライブ回路、光学レンズ系を含む原稿走
査ユニット14ヘイメージセンナ(CCD )及びセン
ナ信号処理部を駆動する為の複数通シのクロックパルス
、そして電源を供給するフレキシブル電線である。一方
、1τ−2はセンナ信号処理部からのデジタル色信号を
本体に送出する為のフレキシブル電線である。
板16の詳細な回路構成を示す。第15図(a)におい
て、17−1は移動部分であるイメージセンサ、照明う
/グ、セ/す信号処理部のうちのアナログ処理回路、イ
メージセンナドライブ回路、光学レンズ系を含む原稿走
査ユニット14ヘイメージセンナ(CCD )及びセン
ナ信号処理部を駆動する為の複数通シのクロックパルス
、そして電源を供給するフレキシブル電線である。一方
、1τ−2はセンナ信号処理部からのデジタル色信号を
本体に送出する為のフレキシブル電線である。
153はフレキシブル電線17−1によす送られてくる
複数通りのクロックパルスを各々受ケ取るクロックバッ
ファレシーバ、154はクロックバッファレシーバから
の信号をイメージセンナが動作できる電圧まで昇圧する
イメージセンナクロックトライバ、21は原稿台ガラス
上の原稿画像を読み取るイメージセンナ(CCD)、1
56はイメージセンサ21が出力するii像i号VID
EO中OBK、C,G、YO時時系方力2−画素信号取
部込み保持する為のサンプルホールド回路を各色に対応
したサンプルパルスSMPC,SMPG、SMPY及び
SMPKに従って駆動するサンプルホールドドライバ、
157はイメージセンサ21が出力するBK、 C,G
。
複数通りのクロックパルスを各々受ケ取るクロックバッ
ファレシーバ、154はクロックバッファレシーバから
の信号をイメージセンナが動作できる電圧まで昇圧する
イメージセンナクロックトライバ、21は原稿台ガラス
上の原稿画像を読み取るイメージセンナ(CCD)、1
56はイメージセンサ21が出力するii像i号VID
EO中OBK、C,G、YO時時系方力2−画素信号取
部込み保持する為のサンプルホールド回路を各色に対応
したサンプルパルスSMPC,SMPG、SMPY及び
SMPKに従って駆動するサンプルホールドドライバ、
157はイメージセンサ21が出力するBK、 C,G
。
Yの時系列カラー画素信号を受は取るバッファトランジ
スタ、158はバッファトランジスタ157が出力する
BK、C,G、Y時系列カラー画素信号を各色毎のサン
プルホールド回路に伝送する為のデマルチプレクサ・バ
ッファトランジスタである。
スタ、158はバッファトランジスタ157が出力する
BK、C,G、Y時系列カラー画素信号を各色毎のサン
プルホールド回路に伝送する為のデマルチプレクサ・バ
ッファトランジスタである。
1509〜1512は、イメージセンサ21が出力する
C、G、Y、BK時系列カラー画素信号をそれぞれシア
ン、グリーン、イエス、ブラックレベルの4系総並列に
分離して取り込み保持する為のスイッチとして動作する
Cトランジスタスイッチ、Cトランジスタスイッチ、Y
)ランジスタスイツチ、BKトランジスタスイッチ、1
514〜1517は上記トランジスタスイッチ1509
〜1512の出力電圧をそれぞれシアン信号電圧■c′
、グリーン信号電圧VG’ sイエロ信号電圧vY7及
びブラックレベル信号電圧VBKに保持するCホールド
コンデンサ、Cホールドコンデンサ、Yホールトコ/テ
ンす、BKホールドコンデンサである。1518〜15
20は上記V’c * 礼、 V′Y中に含まれている
vBK成分を除去し、かつ増幅するそれぞれC高入力差
動FET、C高入力差動FET、Y高入力差動FETで
ある。
C、G、Y、BK時系列カラー画素信号をそれぞれシア
ン、グリーン、イエス、ブラックレベルの4系総並列に
分離して取り込み保持する為のスイッチとして動作する
Cトランジスタスイッチ、Cトランジスタスイッチ、Y
)ランジスタスイツチ、BKトランジスタスイッチ、1
514〜1517は上記トランジスタスイッチ1509
〜1512の出力電圧をそれぞれシアン信号電圧■c′
、グリーン信号電圧VG’ sイエロ信号電圧vY7及
びブラックレベル信号電圧VBKに保持するCホールド
コンデンサ、Cホールドコンデンサ、Yホールトコ/テ
ンす、BKホールドコンデンサである。1518〜15
20は上記V’c * 礼、 V′Y中に含まれている
vBK成分を除去し、かつ増幅するそれぞれC高入力差
動FET、C高入力差動FET、Y高入力差動FETで
ある。
1521〜1523は上記C,G、Y各高入力蓋高入力
差動1518〜1.520にてVBK成分を除去されそ
れぞれα、β、r倍に増幅された色画素信号すなわちα
vc、β”G s rVyに含まれる直流成分を除去さ
せるCレベルシフタトランジスタ、Gレベルシフトトラ
ンジスタ、Yレベルシフタトランジスタ、1524〜1
526は上記レベルシフトトランジスタ1521〜15
23の出力を低出力抵抗に変換するそれぞれCエミッタ
7オロワトランジスタ、Gエミッタフォロワトランジス
タ゛、Yエミッタ7オロワトランジスタである。
差動1518〜1.520にてVBK成分を除去されそ
れぞれα、β、r倍に増幅された色画素信号すなわちα
vc、β”G s rVyに含まれる直流成分を除去さ
せるCレベルシフタトランジスタ、Gレベルシフトトラ
ンジスタ、Yレベルシフタトランジスタ、1524〜1
526は上記レベルシフトトランジスタ1521〜15
23の出力を低出力抵抗に変換するそれぞれCエミッタ
7オロワトランジスタ、Gエミッタフォロワトランジス
タ゛、Yエミッタ7オロワトランジスタである。
1527はCエミッタフォロワトランジスタ1524及
びGエミッタ7オロワトランジスタ1525よりの出力
を受は両信号の差成分を取り出し、かつ1/H倍に増幅
、すなわちI/H・VBなる色差信号を作り出すB差動
アンプバッファ、1528はCエミッタフォロワトラン
ジスタ1525よシの出力を受け1/J倍に増幅、すな
わち1/J−VGとするG差動アンプバッ7ア、152
9はGエミッタ7オロワトランジスタ1525よりの出
力及びYエミッタフォロワトランジスタ1526よシの
出力を受は両信号の差成分を取部出し、かつ1/I倍に
増幅、すなわちl/I−VRなる色差信号を作シ出すR
差差動アンプバッファである。1530はB差差動アン
プ1527が出力するアナログ画素信号をA/Dクロッ
クBに従ってデジタル画素信号に変換するBA/D変換
器、1531はG差動アンプバッファ1528が出力す
るアナログ画素信号をA/DクロックGに従ってデジタ
ル画素信号に変換するGA/D変換器、1532はR差
動アンプバッファ1529が出力するアナログ画素信号
をA/Dクロック几に従ってデジタル画素信号に変換す
る几A/D変換器である。
びGエミッタ7オロワトランジスタ1525よりの出力
を受は両信号の差成分を取り出し、かつ1/H倍に増幅
、すなわちI/H・VBなる色差信号を作り出すB差動
アンプバッファ、1528はCエミッタフォロワトラン
ジスタ1525よシの出力を受け1/J倍に増幅、すな
わち1/J−VGとするG差動アンプバッ7ア、152
9はGエミッタ7オロワトランジスタ1525よりの出
力及びYエミッタフォロワトランジスタ1526よシの
出力を受は両信号の差成分を取部出し、かつ1/I倍に
増幅、すなわちl/I−VRなる色差信号を作シ出すR
差差動アンプバッファである。1530はB差差動アン
プ1527が出力するアナログ画素信号をA/Dクロッ
クBに従ってデジタル画素信号に変換するBA/D変換
器、1531はG差動アンプバッファ1528が出力す
るアナログ画素信号をA/DクロックGに従ってデジタ
ル画素信号に変換するGA/D変換器、1532はR差
動アンプバッファ1529が出力するアナログ画素信号
をA/Dクロック几に従ってデジタル画素信号に変換す
る几A/D変換器である。
1533ばA/D変換器1530〜1532が夫々出力
するブルー、グリーン及びレッドの各デジタル画素信号
を受け、フレキシブル電@17−2によって各色デジタ
ル画素信号を本体へ送出する為のライントライバ、また
、1534は各A/D変換器1530〜1532にデジ
タル変換の基準電圧を供給するボルテージリファレンス
である。 ・ 以下上述した第15図(a)、 (b)によりイメー
ジセンナドライブ回路、センナ信号処理部の動作を説明
する。本実施例センナユニット11は前述の通り5つの
CODチップ21〜25から構成されており、この5つ
のCCDチップに対してそれぞれ以下説明する回路が独
立に設けられ、並行に動作する。従って、1ラインの画
像処理の時間の短縮化がなされるとともに、A/D変換
器等の各素子もそれほど高速動作する必要がなくなる。
するブルー、グリーン及びレッドの各デジタル画素信号
を受け、フレキシブル電@17−2によって各色デジタ
ル画素信号を本体へ送出する為のライントライバ、また
、1534は各A/D変換器1530〜1532にデジ
タル変換の基準電圧を供給するボルテージリファレンス
である。 ・ 以下上述した第15図(a)、 (b)によりイメー
ジセンナドライブ回路、センナ信号処理部の動作を説明
する。本実施例センナユニット11は前述の通り5つの
CODチップ21〜25から構成されており、この5つ
のCCDチップに対してそれぞれ以下説明する回路が独
立に設けられ、並行に動作する。従って、1ラインの画
像処理の時間の短縮化がなされるとともに、A/D変換
器等の各素子もそれほど高速動作する必要がなくなる。
イメージセンサ21を動作させる為には第15図(b)
にて示される■SHパルス、■y11パルス、■02パ
ルス、■RSパルスが必要である。
にて示される■SHパルス、■y11パルス、■02パ
ルス、■RSパルスが必要である。
このパルスの役目は前述した通シであるが、イメージセ
ンサの性質上これら駆動パルスは本体側のパルス電圧と
比較して高いパルス電圧を必要とする。従って、本体側
に設けられる第13図のCCD用パルス発生器137に
よって発生させられた各センサ駆動パルスはフレキシブ
ル電$17−1を通りクロックバッファレシーバ153
にて波形整形され、更に、イメージセンサクロックドラ
イバ154により、前述した高パルス電圧を形成した後
、イメージセンナ21〜25に与えられる。
ンサの性質上これら駆動パルスは本体側のパルス電圧と
比較して高いパルス電圧を必要とする。従って、本体側
に設けられる第13図のCCD用パルス発生器137に
よって発生させられた各センサ駆動パルスはフレキシブ
ル電$17−1を通りクロックバッファレシーバ153
にて波形整形され、更に、イメージセンサクロックドラ
イバ154により、前述した高パルス電圧を形成した後
、イメージセンナ21〜25に与えられる。
イメージセンナはこのパルス電圧を受は大刀光に応じた
シアン、グリーン、イエロノ色分離信号v’、 、 肴
、 v;及び前述されている光シールド画素信号VBK
を第15図(b)■に示すように時系列で出力する。
シアン、グリーン、イエロノ色分離信号v’、 、 肴
、 v;及び前述されている光シールド画素信号VBK
を第15図(b)■に示すように時系列で出力する。
上述イメージセンサドライブ回路により駆動されたイメ
ージセンナは、正確にハVBK * V′c+v′C,
、v;、v;、、V9V′Y+””” O順fTi信号
を圧をはき出してくるが°、これらのアナログ画素信号
を本体のデジタルデータ処理部へ送出するまでKいくつ
かのアナログ信号処理、及びアナログ量のデジタル化を
行わなければならない。このアナログ処理のひとつが色
変換である。これは七/すが出力するシアン、グリーン
及びイエロの色画素信号を、−画素毎にそれぞれの相互
演算を行いブルー、グリーン及びレッドに変換する。こ
れはセンナの特性としては直接ブルー。
ージセンナは、正確にハVBK * V′c+v′C,
、v;、v;、、V9V′Y+””” O順fTi信号
を圧をはき出してくるが°、これらのアナログ画素信号
を本体のデジタルデータ処理部へ送出するまでKいくつ
かのアナログ信号処理、及びアナログ量のデジタル化を
行わなければならない。このアナログ処理のひとつが色
変換である。これは七/すが出力するシアン、グリーン
及びイエロの色画素信号を、−画素毎にそれぞれの相互
演算を行いブルー、グリーン及びレッドに変換する。こ
れはセンナの特性としては直接ブルー。
グリーン及びレッドの信号を出力するより、シアン、グ
リーン及びイエロの信号を出力した方が高い信号レベル
(高コントラストな信号)が得られること、一方デジタ
ルカラー画像処理部の特性としてはブルー、グリーン及
びレッドの信号を受けた方が回路が簡単になること等の
相互の食い違いにより、センナが出力するシアン。
リーン及びイエロの信号を出力した方が高い信号レベル
(高コントラストな信号)が得られること、一方デジタ
ルカラー画像処理部の特性としてはブルー、グリーン及
びレッドの信号を受けた方が回路が簡単になること等の
相互の食い違いにより、センナが出力するシアン。
グリーン及びイエロ信号をわざわざブルー、グリーン及
びレッドに変換するのである。もう一つのアナログ処理
は、イメージセンナが出力するシアン、グリーン及びイ
エロの色分離信号中に一様に含まれている浮動電圧成分
を除去する、ことである。この浮動電圧成分を以下VB
Kと称するが、これはイメージ七/す内部のフォトダイ
オードの暗電圧変動及びCODチャネルの電荷変動等に
起因するものでイメージ七/すの出力電圧Yc/ 、
VG/ 、 VY/中に同一レベルで存在すると考えら
れる。よって上記色変換を行う前にとのVBKなる浮動
4圧成分を各色成分より取部除き純粋な色信号電圧成分
を注出する。また他のアナログ処理は色変換されたブル
ー、グリーン及びレッドのアナログ量色信号をデジタル
量に変換する為にA/D変換器の人力レベルに合わせる
ことである。更に他のアナログ処理は上述色変換を行う
為に、つまりシアン→グリーン→イエロなる順で時系列
に送られて来る色画素信号間でV。−v。、あるいはV
Y−vGの減算処理を行う為に時系列を並列に直す処理
である。
びレッドに変換するのである。もう一つのアナログ処理
は、イメージセンナが出力するシアン、グリーン及びイ
エロの色分離信号中に一様に含まれている浮動電圧成分
を除去する、ことである。この浮動電圧成分を以下VB
Kと称するが、これはイメージ七/す内部のフォトダイ
オードの暗電圧変動及びCODチャネルの電荷変動等に
起因するものでイメージ七/すの出力電圧Yc/ 、
VG/ 、 VY/中に同一レベルで存在すると考えら
れる。よって上記色変換を行う前にとのVBKなる浮動
4圧成分を各色成分より取部除き純粋な色信号電圧成分
を注出する。また他のアナログ処理は色変換されたブル
ー、グリーン及びレッドのアナログ量色信号をデジタル
量に変換する為にA/D変換器の人力レベルに合わせる
ことである。更に他のアナログ処理は上述色変換を行う
為に、つまりシアン→グリーン→イエロなる順で時系列
に送られて来る色画素信号間でV。−v。、あるいはV
Y−vGの減算処理を行う為に時系列を並列に直す処理
である。
センサ信号処理部の色変換処理に係わる動作を第15図
(a)、 (b)にて説明する。まずイメージセンナ
より出力される時系列色信号に、前述した浮動電圧成分
VBKが含まれていることを考慮シ、コ(D Up 系
列色M 号t Vc’= (Vc + ’T’8 K
) −Va’ == (VG+VBK)−VY’ =(
Vy+Vax ) トf ルic (!: Kする。バ
ッファトランジスタ157のベースに印加されたイメー
ジ七/す時系列カラー信号及び浮動電圧成分、vc’、
vG’、 vY’、 vBKは、さらにデマルチプレ
クサバッファトランジスタ158に入力される。このト
ランジスタ158のエミッタには各色毎にトランジスタ
スイッチ1509〜1512が逆バイアス状態で接続さ
れる。そして、テンプルホールドドライブトランジスタ
156からのサンプルパルスが来ない時には各々トラン
ジスタスイッチのエミッタとコレクタ間が高抵抗となシ
コレクタに接続されているサンプルホールドコンデンサ
1514〜151フ高入力及び差動FET1518〜1
520はデマルチプレクサバッファトランジスタ158
のエミッタから切り離された状態になる。これが信号ホ
ールド動作である。
(a)、 (b)にて説明する。まずイメージセンナ
より出力される時系列色信号に、前述した浮動電圧成分
VBKが含まれていることを考慮シ、コ(D Up 系
列色M 号t Vc’= (Vc + ’T’8 K
) −Va’ == (VG+VBK)−VY’ =(
Vy+Vax ) トf ルic (!: Kする。バ
ッファトランジスタ157のベースに印加されたイメー
ジ七/す時系列カラー信号及び浮動電圧成分、vc’、
vG’、 vY’、 vBKは、さらにデマルチプレ
クサバッファトランジスタ158に入力される。このト
ランジスタ158のエミッタには各色毎にトランジスタ
スイッチ1509〜1512が逆バイアス状態で接続さ
れる。そして、テンプルホールドドライブトランジスタ
156からのサンプルパルスが来ない時には各々トラン
ジスタスイッチのエミッタとコレクタ間が高抵抗となシ
コレクタに接続されているサンプルホールドコンデンサ
1514〜151フ高入力及び差動FET1518〜1
520はデマルチプレクサバッファトランジスタ158
のエミッタから切り離された状態になる。これが信号ホ
ールド動作である。
一方、本体よ)フレキシブル電線17−1によシ送られ
て来る第15図(b)の■、■、■。
て来る第15図(b)の■、■、■。
■に示す、ブラック、シアン、グリーン、イエロ各々の
サンプルパルスSMPK、 SMPC,SMPG。
サンプルパルスSMPK、 SMPC,SMPG。
51iPY が図示される適切なタイミングでサンプル
ホールドドライブトランジスタ群156に与えられると
、各々のサンプルパルスが与えらし7’c 順1c、t
fz b チ時系列Va K 、 Vc’ 、 Va
’ 、 Vy’ fxるトランジスタ158のエミッタ
電圧が1517゜1514.1515.1516の順で
サンプルホールドコンデンサに移動してくる。ここにて
時系列の各色信号電圧と浮動成分電圧は並列なそれぞt
L4D VBK 、 Vc’、 Va’、 Vr’Kf
j−MJ、即チ、 7” −r ルチプレクスされる。
ホールドドライブトランジスタ群156に与えられると
、各々のサンプルパルスが与えらし7’c 順1c、t
fz b チ時系列Va K 、 Vc’ 、 Va
’ 、 Vy’ fxるトランジスタ158のエミッタ
電圧が1517゜1514.1515.1516の順で
サンプルホールドコンデンサに移動してくる。ここにて
時系列の各色信号電圧と浮動成分電圧は並列なそれぞt
L4D VBK 、 Vc’、 Va’、 Vr’Kf
j−MJ、即チ、 7” −r ルチプレクスされる。
各々のサンプルパルスが通過して行くと各トランジスタ
スイッチはただちにもとの高抵抗状態ニナリVax 、
Vc’ 、 Va’ −’Vy′ナル電圧は夫々のサ
ンプルホールドコンデンサ1514〜1517に保持さ
れたままになる。
スイッチはただちにもとの高抵抗状態ニナリVax 、
Vc’ 、 Va’ −’Vy′ナル電圧は夫々のサ
ンプルホールドコンデンサ1514〜1517に保持さ
れたままになる。
? 77’ルホールドコンデン21514〜1516の
夫々に一方の差動入力を接続し、各他方の入力を浮動電
圧成分用のホールドコンデンサ1517に接続した3つ
の高入力差動FET151B〜1520のドレイ/出力
電圧は差動増幅器の特性によυ以下の様な出力電圧を発
生する。
夫々に一方の差動入力を接続し、各他方の入力を浮動電
圧成分用のホールドコンデンサ1517に接続した3つ
の高入力差動FET151B〜1520のドレイ/出力
電圧は差動増幅器の特性によυ以下の様な出力電圧を発
生する。
O差動F’ET出力1518
c!(V(’ −VDK)=α(Vc+Vox−Vox
)=αVc −(1)ただしαはこのFET回路の電圧
利得 0 差動FET出力1519 β(Vc’ −VDK )=β(Vc +VDK V
DK)=βVc −・(2)ただしβはこのFET回
路の電圧利得 O差動F E T出力152゜ r(Vy’ −Vox)=7”(Vy+Vox Vox
)=rvy 曲・・(3)ただしrはこのFET回路の
電圧利得 上式(1)、 (2)、 (3)で示される様に各F’
ET出方には浮動成分電圧vDKを除去され、かつ一定
利得倍された色画素信号αvc、βVG、γvYが現わ
れる(第15図(b)[相]、■、@)。
)=αVc −(1)ただしαはこのFET回路の電圧
利得 0 差動FET出力1519 β(Vc’ −VDK )=β(Vc +VDK V
DK)=βVc −・(2)ただしβはこのFET回
路の電圧利得 O差動F E T出力152゜ r(Vy’ −Vox)=7”(Vy+Vox Vox
)=rvy 曲・・(3)ただしrはこのFET回路の
電圧利得 上式(1)、 (2)、 (3)で示される様に各F’
ET出方には浮動成分電圧vDKを除去され、かつ一定
利得倍された色画素信号αvc、βVG、γvYが現わ
れる(第15図(b)[相]、■、@)。
ここで示したα、β、γなる利得係数は色変換に必要な
マトリクス定数となる。すなわちシアン、グリーン、イ
エロ信号からブルー及びレッドに対応する信号VB及び
v几を作成する為には以下なる演算を必要とするからで
ある。
マトリクス定数となる。すなわちシアン、グリーン、イ
エロ信号からブルー及びレッドに対応する信号VB及び
v几を作成する為には以下なる演算を必要とするからで
ある。
H0VB=α、vo−βvG ただしHは定数・・・
・・・・・・(4)J、VG=β■G ただし
Jは定数・・・・・・・・・(5)■、va=γ、vY
−βvG ただし工は定数・・・・・・・・・(6)
各高大力差動FET1518〜1520の出力はレベル
シフタトランジスタ1521〜1523に与えられ、各
αvo、βvG、rvYなる各色画素信号に重畳された
直流オフセット電圧を並行して除去された後、エミッタ
フォロワトランジスタ1524〜1526へ与えられる
。エミッタ7オロワトランジスタ1524〜1526で
低出力抵抗ドライブされ−たαV□ +β■G、γ■Y
の各カラー画素信号は色差検出差動アンプバッファ1
527〜1529に与えられる。
・・・・・・(4)J、VG=β■G ただし
Jは定数・・・・・・・・・(5)■、va=γ、vY
−βvG ただし工は定数・・・・・・・・・(6)
各高大力差動FET1518〜1520の出力はレベル
シフタトランジスタ1521〜1523に与えられ、各
αvo、βvG、rvYなる各色画素信号に重畳された
直流オフセット電圧を並行して除去された後、エミッタ
フォロワトランジスタ1524〜1526へ与えられる
。エミッタ7オロワトランジスタ1524〜1526で
低出力抵抗ドライブされ−たαV□ +β■G、γ■Y
の各カラー画素信号は色差検出差動アンプバッファ1
527〜1529に与えられる。
差動アンプバッファ1527はその入力に与えられたα
、vo、β・vGの各色信号電圧を差動増幅器の特性に
より(4)式で示される演算動作を行うことにより、か
つその増幅能力により(4)式のH項を除去することで
純粋なVBなる色変換出力を作り出す(第15図(bl
o)。また、差動アンプバッファ1529は同様に入力
に与えられたγ・VY、βvGの各色信号電圧を受け(
6)式で示される演算動作を行い、かつ増幅作用により
1項を除去した純粋なVBなる色変換出力を生み出す(
第15図(blo)。更に、差動アンプバッファ152
8は通常のアンプバッファとして動作し、前段から送ら
れたβvGなる色信号を増幅しく5)式の5項を打ち消
すことで上述VB r ”R+に対してそれぞれ1対1
となるVG色信号を出力する。以上の差動アンプバッフ
ァ1527〜1529の動作は同一タイミングで行なう
必要はなく、前段の位相差をもったままの各色信号によ
り実行される。
、vo、β・vGの各色信号電圧を差動増幅器の特性に
より(4)式で示される演算動作を行うことにより、か
つその増幅能力により(4)式のH項を除去することで
純粋なVBなる色変換出力を作り出す(第15図(bl
o)。また、差動アンプバッファ1529は同様に入力
に与えられたγ・VY、βvGの各色信号電圧を受け(
6)式で示される演算動作を行い、かつ増幅作用により
1項を除去した純粋なVBなる色変換出力を生み出す(
第15図(blo)。更に、差動アンプバッファ152
8は通常のアンプバッファとして動作し、前段から送ら
れたβvGなる色信号を増幅しく5)式の5項を打ち消
すことで上述VB r ”R+に対してそれぞれ1対1
となるVG色信号を出力する。以上の差動アンプバッフ
ァ1527〜1529の動作は同一タイミングで行なう
必要はなく、前段の位相差をもったままの各色信号によ
り実行される。
こうして色変換されVB r vG l ”Rとなった
色画素信号は各A/D変換器1530〜1532に与え
られ本体側のA/Dパルス発生器から出力されるA/D
変換用クロりクA/D CLKB、G、Rに従ってア
ナログデジタル変換された後、ラインバッファ1533
により駆動される7レキシプル電線17−2を通して本
体デジタルカラー処理部へと送出される。
色画素信号は各A/D変換器1530〜1532に与え
られ本体側のA/Dパルス発生器から出力されるA/D
変換用クロりクA/D CLKB、G、Rに従ってア
ナログデジタル変換された後、ラインバッファ1533
により駆動される7レキシプル電線17−2を通して本
体デジタルカラー処理部へと送出される。
ここでA/D変換器1530〜1532は画像信号に対
する濃度補正(γ補正)を考慮した一つの関数に基づい
たA/D変換動作を行う。
する濃度補正(γ補正)を考慮した一つの関数に基づい
たA/D変換動作を行う。
すなわち D=−1ogR
D=光学的反射濃度
R=反射率
なる式で示される関数変換である。この変換動作のため
にA/D変換器1530〜1532には量子化に必要な
基準電圧を外部から供給する構成になっているが、この
複数の基準゛電圧設定端子間に印加される電圧を等分化
せず、非線形な電圧1534を供給し折れ線的関数近似
とするのである。
にA/D変換器1530〜1532には量子化に必要な
基準電圧を外部から供給する構成になっているが、この
複数の基準゛電圧設定端子間に印加される電圧を等分化
せず、非線形な電圧1534を供給し折れ線的関数近似
とするのである。
こうして対数A/D変換され極性を反転させられた反射
率データであるアナログ色画素信号VB r ■G r
”Rは、A/D変換器1530〜1532を出た時点
で8ビツトのデジタル量り、 l DG +DBなる濃
度データとなって本体に送出されることになる。この様
に、A/D変換器1530〜1532により、入力する
アナログ色信号に対するA/D変換と同時に画像信号の
γ補正がなされる。
率データであるアナログ色画素信号VB r ■G r
”Rは、A/D変換器1530〜1532を出た時点
で8ビツトのデジタル量り、 l DG +DBなる濃
度データとなって本体に送出されることになる。この様
に、A/D変換器1530〜1532により、入力する
アナログ色信号に対するA/D変換と同時に画像信号の
γ補正がなされる。
第24図は前述のA / D変換器1530〜1532
の人出力特性である。図の如く3点の接点を有し、これ
らを結ぶことにより指数関数に折れ線近似させている。
の人出力特性である。図の如く3点の接点を有し、これ
らを結ぶことにより指数関数に折れ線近似させている。
尚、この入出力特性は、フィルタを含むセンサやプリン
タ等の特性に適したものが設定されるものである。
タ等の特性に適したものが設定されるものである。
以上の様にA/D変換器1530〜1532により8ビ
ツトの256階調のディジタル信号に変換されたB、G
、Rに対応する濃度データDB。
ツトの256階調のディジタル信号に変換されたB、G
、Rに対応する濃度データDB。
DG + DRは本体側に設けられ、A/Dパルス発生
器138より出力されるラッチクロック(CLK)にて
ラッチ動作するラッチ回路136a〜136Cにより位
相がそろえられる。
器138より出力されるラッチクロック(CLK)にて
ラッチ動作するラッチ回路136a〜136Cにより位
相がそろえられる。
ここで、このディジタル信号の信号数を評価する。本実
施例では連続したCCDチップ21からの信号を前述の
如くマルチプレクサ132によって1ビツトずつ3色に
分離している。従って、ラッチ回路136に取込まれる
各色ごとの信号数は第17図の如く、CCDチップ21
からの信号数に対して1/3となっている。
施例では連続したCCDチップ21からの信号を前述の
如くマルチプレクサ132によって1ビツトずつ3色に
分離している。従って、ラッチ回路136に取込まれる
各色ごとの信号数は第17図の如く、CCDチップ21
からの信号数に対して1/3となっている。
例えば、CCDチップ21内の読取有効領域は3072
ビツトなのでR,G、Bの1つの色に対応した出力信号
はその1/3の1024ビツトとなる。
ビツトなのでR,G、Bの1つの色に対応した出力信号
はその1/3の1024ビツトとなる。
以上の様な信号がメモリ部139にクロックCLKIに
従って記憶される。メモリ部139は各CCDチップ2
1〜25に対応し、かつ、各色(R,G、B)に応じて
記憶領域が設定されている。CCDチップ21に対して
はB、G及びRに記憶領域139a 、139b及び1
39cが夫々設定されている。また、後述するが、この
記憶領域の容量はCCDチップ21〜25の配置によっ
て異なる。つまり、前述した様に、本実施例においては
1本の集束性ロッドレンズアレイ12によって4ライン
の空間距離のあるCCDチップ21〜25上に画像を集
光しているので、第1列のCCDチップ21 、23
、25と第2列のCCDチップ22.24が同一時間に
読取っている画像は常に4ラインずれた位置の画像を見
ていることになる。よって、この場合、この4ライン分
の画像ずれを補正し、同一ラインの連続信号の形成を上
記のメモリ部によって行なう。
従って記憶される。メモリ部139は各CCDチップ2
1〜25に対応し、かつ、各色(R,G、B)に応じて
記憶領域が設定されている。CCDチップ21に対して
はB、G及びRに記憶領域139a 、139b及び1
39cが夫々設定されている。また、後述するが、この
記憶領域の容量はCCDチップ21〜25の配置によっ
て異なる。つまり、前述した様に、本実施例においては
1本の集束性ロッドレンズアレイ12によって4ライン
の空間距離のあるCCDチップ21〜25上に画像を集
光しているので、第1列のCCDチップ21 、23
、25と第2列のCCDチップ22.24が同一時間に
読取っている画像は常に4ラインずれた位置の画像を見
ていることになる。よって、この場合、この4ライン分
の画像ずれを補正し、同一ラインの連続信号の形成を上
記のメモリ部によって行なう。
ここで、メモリ部139a〜139Cはスタf イy
りRA M (Random Access Memo
ry)であり、1ライン分のメモリの容量は前述の様に
1画素当り8ビツトの信号なので1024X8ビツトで
ある。従って、アドレスは8ビット単位で0〜1023
番地までを設定している。
りRA M (Random Access Memo
ry)であり、1ライン分のメモリの容量は前述の様に
1画素当り8ビツトの信号なので1024X8ビツトで
ある。従って、アドレスは8ビット単位で0〜1023
番地までを設定している。
以下、このメモ!J139a〜139Cへの情報の書込
み、読出しについて説明するが、特に留意スるのは、C
CDチップ21〜25の配置と集束性ロッドレンズアレ
イ12による主走査方向の信号の重なり除去と、副走査
方向の信号のつなぎである。
み、読出しについて説明するが、特に留意スるのは、C
CDチップ21〜25の配置と集束性ロッドレンズアレ
イ12による主走査方向の信号の重なり除去と、副走査
方向の信号のつなぎである。
第16図に、前述のメモリ部139の制御を行なうメモ
リ制御部140とメモリ部139の内、ブルーの濃度デ
ータに対応したメモ’J139aを示す。メモリ制御部
140は、ライトアドレスカウンタ161、リードアド
レスカウンタ162)メモリブロックセレクタ163、
C8制御部164.165.166、倍率セレクタ16
7.171 R/W制御部168,169,170より
成る。
リ制御部140とメモリ部139の内、ブルーの濃度デ
ータに対応したメモ’J139aを示す。メモリ制御部
140は、ライトアドレスカウンタ161、リードアド
レスカウンタ162)メモリブロックセレクタ163、
C8制御部164.165.166、倍率セレクタ16
7.171 R/W制御部168,169,170より
成る。
メモリ139aは、CCD21に対応したメモリブロッ
ク172とCCDチップ22に対応したメモリブロック
173、CCDチップ23に対応したメモリブロック1
74、CCDチップ24に対応した175、CCDチッ
プ25に対応したメモリブロック176からなる。また
、各メモリブロック172〜176は複数の小メモリブ
ロックから構成され、この小メモリブロックの各々は1
ライン分の色情報(8X 1024ビツト)を蓄積する
。
ク172とCCDチップ22に対応したメモリブロック
173、CCDチップ23に対応したメモリブロック1
74、CCDチップ24に対応した175、CCDチッ
プ25に対応したメモリブロック176からなる。また
、各メモリブロック172〜176は複数の小メモリブ
ロックから構成され、この小メモリブロックの各々は1
ライン分の色情報(8X 1024ビツト)を蓄積する
。
次にメモリ139aの各メモリブロック172〜176
の容量について説明する。第3図及び前述のとおりCC
Dチップ21.23 、’zsとCCDチップ22.2
4は4ラインの空間距離をもっている。通常、切換バッ
ファとして各CCDチップに対して2ラインの小メモリ
ブロックを持つことを考えると、小メモリブロックから
出力される各CCDチップの画像を主走査方向に接続し
たデータは、CCDチップ21 、23 。
の容量について説明する。第3図及び前述のとおりCC
Dチップ21.23 、’zsとCCDチップ22.2
4は4ラインの空間距離をもっている。通常、切換バッ
ファとして各CCDチップに対して2ラインの小メモリ
ブロックを持つことを考えると、小メモリブロックから
出力される各CCDチップの画像を主走査方向に接続し
たデータは、CCDチップ21 、23 。
25とCCDチップ22.24の領域で4ラインずれた
画像データとなってしまう。そこで、本実施例では、副
走査において先行して画像を読取るCCDチップ22.
24の画像データを小メモリブロックに1ラインごと蓄
積しておき、後行するCCDチップ21.23.25が
、先行するC、 CDチップ22.24が同一ラインの
画像データを読取った時に同期して蓄積されていたCC
Dチップ22,24の画像データをCCDチップ21.
23.25とともに読出す様にしている。この様にする
ことにより、常に各CCDチップ21〜25から同一ラ
インのデータが出力されることになる。
画像データとなってしまう。そこで、本実施例では、副
走査において先行して画像を読取るCCDチップ22.
24の画像データを小メモリブロックに1ラインごと蓄
積しておき、後行するCCDチップ21.23.25が
、先行するC、 CDチップ22.24が同一ラインの
画像データを読取った時に同期して蓄積されていたCC
Dチップ22,24の画像データをCCDチップ21.
23.25とともに読出す様にしている。この様にする
ことにより、常に各CCDチップ21〜25から同一ラ
インのデータが出力されることになる。
ここで各メモリブロックを構成する小メモリブロックの
ブロック数について考えてみる。例えば、隣り合ったC
CDチップ21とCCDチップ22の関係から考えると
、等倍読取時、先行するCCDチップ22が現在走査し
ている位置と同一ラインをCCDチップ21が走査する
までに、4ライン分の時間差があり、結局、先行するC
CDチップ22と後行するCCDチップ21の夫々の有
する小メモリブロック数の差は、4ラインとなる。そし
て、後行するCCD21に対してはリード、ライト用に
2ライン必要であるから、先行するCCD22に対して
は合計6ラインの小メモリブロックが最低必要となる。
ブロック数について考えてみる。例えば、隣り合ったC
CDチップ21とCCDチップ22の関係から考えると
、等倍読取時、先行するCCDチップ22が現在走査し
ている位置と同一ラインをCCDチップ21が走査する
までに、4ライン分の時間差があり、結局、先行するC
CDチップ22と後行するCCDチップ21の夫々の有
する小メモリブロック数の差は、4ラインとなる。そし
て、後行するCCD21に対してはリード、ライト用に
2ライン必要であるから、先行するCCD22に対して
は合計6ラインの小メモリブロックが最低必要となる。
次に、副走査の速度を可変して変倍読取を行なう場合を
考えて見る。尚、主走査方向の変倍は、画像信号の間引
き或いは水増しにより電気的に実行される。この場合も
、書込みと読出しのタイミングは前述のとおり、先行す
るCCDチップ22.24と後行するCCDチップ21
゜23.25が同一ラインを走査した時であるから、4
ラインの空間距離がある場合、変倍率は1/4の倍数に
現定されてしまう。以上のことを考慮して、各CODの
各倍率時の必要メモリブロック数を求めると、以下のよ
うになる。
考えて見る。尚、主走査方向の変倍は、画像信号の間引
き或いは水増しにより電気的に実行される。この場合も
、書込みと読出しのタイミングは前述のとおり、先行す
るCCDチップ22.24と後行するCCDチップ21
゜23.25が同一ラインを走査した時であるから、4
ラインの空間距離がある場合、変倍率は1/4の倍数に
現定されてしまう。以上のことを考慮して、各CODの
各倍率時の必要メモリブロック数を求めると、以下のよ
うになる。
CCD21,23,25:CCD22,24×0.5倍
:24 Xo、75倍 :25 ×1倍:26 Xl、25倍 :27 ×1.5倍:28 以上のことをまとめると、CCDのチップ間距離をNラ
イン、先行させるCCDチップha。
:24 Xo、75倍 :25 ×1倍:26 Xl、25倍 :27 ×1.5倍:28 以上のことをまとめると、CCDのチップ間距離をNラ
イン、先行させるCCDチップha。
後行するCCDチップ数すとすると、倍率゛単位B1最
大倍率L1先行するCCDチップの必要メモリライン数
M1センサ全体のトータルライン数Aには次の様な関係
がなり立つ。
大倍率L1先行するCCDチップの必要メモリライン数
M1センサ全体のトータルライン数Aには次の様な関係
がなり立つ。
B=1/N
M=L−N+1
A = a (L−N+2)+2b
故に本実施例では、変倍の倍率はXo、75.Xi。
Xl、25の3種数としているので、メモリブロック1
72,174,176は2ライン、メモリブロック17
3,175は6ラインの小メモリブロックを持ち、全体
で1色当り、18ライン分の小メモリブロックを有する
。
72,174,176は2ライン、メモリブロック17
3,175は6ラインの小メモリブロックを持ち、全体
で1色当り、18ライン分の小メモリブロックを有する
。
次に、第18図に小メモリブロックの構成図を示す。小
メモリブロックの各々はスタティックRAM182(8
X1024ビツト)と、スタティックRAMI 82の
ライトアドレス(W−ADDRESS)とリードアドレ
ス(R−ADDR,ESS)を切換えるデータセレクタ
181、CCDチップからの画像データ信号の入出力を
制御するバスドライバ(BUS 8ドライバ) 183
。
メモリブロックの各々はスタティックRAM182(8
X1024ビツト)と、スタティックRAMI 82の
ライトアドレス(W−ADDRESS)とリードアドレ
ス(R−ADDR,ESS)を切換えるデータセレクタ
181、CCDチップからの画像データ信号の入出力を
制御するバスドライバ(BUS 8ドライバ) 183
。
184、及び、OR回路185、インバータ186から
成る。
成る。
ここで、以上の制御に関して第16図、第18図の回路
図及び、タイミングチャート第17図。
図及び、タイミングチャート第17図。
第19図、第20図、第21図により説明する。
尚、第17図は前述したセンサ信号処理部のタイミング
チャート、第19図はXo、75倍の変倍読取時におけ
る各小メモリブロックに対応したチップセレクト信号C
8とリードライト信号R/Wのタイミングチャート、第
20図は×1倍の変倍読取時における各メモリブロック
に対応したチップセレクト信号C8とリードライト信号
R,/Wのタイミングチャート、また、第21図は、X
l、25倍の変倍読取時における各小メモリブロックに
応したチップセレクト信号C8とリードライト信号R/
Wのタイミングチャートである。
チャート、第19図はXo、75倍の変倍読取時におけ
る各小メモリブロックに対応したチップセレクト信号C
8とリードライト信号R/Wのタイミングチャート、第
20図は×1倍の変倍読取時における各メモリブロック
に対応したチップセレクト信号C8とリードライト信号
R,/Wのタイミングチャート、また、第21図は、X
l、25倍の変倍読取時における各小メモリブロックに
応したチップセレクト信号C8とリードライト信号R/
Wのタイミングチャートである。
まず、上記3通りの倍率を代表して等倍(×1倍)時の
画像読取の制御について説明するが、ここでは、先行す
るCCDチップ22と後行のCCDチップ21をもって
、他のCCDチップ23.24.25の動作に代表させ
ることとする。
画像読取の制御について説明するが、ここでは、先行す
るCCDチップ22と後行のCCDチップ21をもって
、他のCCDチップ23.24.25の動作に代表させ
ることとする。
第16図において、各メモリブロックのスタティックR
AMへのデータの書込みのアドレス制御をライトアドレ
スカウンタ161がクロックCLKIをカウントするこ
とにより行ない、リードアドレスカウンタ162は各メ
モリブロックのスタチックRAMの読出しのアドレスの
制御を(:’LK2をカウントすることにより行なう。
AMへのデータの書込みのアドレス制御をライトアドレ
スカウンタ161がクロックCLKIをカウントするこ
とにより行ない、リードアドレスカウンタ162は各メ
モリブロックのスタチックRAMの読出しのアドレスの
制御を(:’LK2をカウントすることにより行なう。
この時、各小メモリブロックに書き込まれるデータ数は
前述のとお・す1024画素数分であり、これを読出す
時は、5つの小メモリブロックからA3版短手の長さ分
のデータ(297X16=4752画素)を一度に読出
さなければならない。従って、リードアドレスカウンタ
162に印加されるクロックCLK2はライトアドレス
カウンタ161に印加されるクロックCLKIの4.5
倍であり、各CCDチップを駆動するクロックφ2.φ
、の1.5倍の周波数を必要とする。また、リードカウ
ンタ162は13ビツトのカウンタで、下位10ビツト
がリードアドレスとして出力され、上位3ピツトがメモ
リブロックセレクタ163に出力サレル。
前述のとお・す1024画素数分であり、これを読出す
時は、5つの小メモリブロックからA3版短手の長さ分
のデータ(297X16=4752画素)を一度に読出
さなければならない。従って、リードアドレスカウンタ
162に印加されるクロックCLK2はライトアドレス
カウンタ161に印加されるクロックCLKIの4.5
倍であり、各CCDチップを駆動するクロックφ2.φ
、の1.5倍の周波数を必要とする。また、リードカウ
ンタ162は13ビツトのカウンタで、下位10ビツト
がリードアドレスとして出力され、上位3ピツトがメモ
リブロックセレクタ163に出力サレル。
メモリブロックセレクタ163は上述のリードアドレス
カウンタの上位3ビツトのデータをデフードし、各メモ
リブロック172〜176のデータ巾を決定している。
カウンタの上位3ビツトのデータをデフードし、各メモ
リブロック172〜176のデータ巾を決定している。
つまり、各メモリブロックのデータを1ラインに接続し
た全データ量5120(1024X5)に対して出力の
必要なデータ量は4752であるので、その差368ピ
ットを除去する必要がある。−そこで、リードアドレス
カウンタ162の出力するアドレスの初期値を指定する
ことで、各CCDチップの前後のデータを削除すること
により、全データ量を4752としている。
た全データ量5120(1024X5)に対して出力の
必要なデータ量は4752であるので、その差368ピ
ットを除去する必要がある。−そこで、リードアドレス
カウンタ162の出力するアドレスの初期値を指定する
ことで、各CCDチップの前後のデータを削除すること
により、全データ量を4752としている。
164.165,166は前述の如くC8制御部であり
、デジタルデータ処理部からのプリンタのライン同期信
号H8とNCに同期したH8とNC2をカウントするラ
インカウンタ1(1641)とラインカウンタ1(16
41)からのLD信号により動作するラインカウンタ2
(1642)、ラインカウンタ1(1641)とライン
カウンタ2(1642)および、メモリブロックセレク
タ163の信号を合成するCSマトリックス回路164
3から構成されている。
、デジタルデータ処理部からのプリンタのライン同期信
号H8とNCに同期したH8とNC2をカウントするラ
インカウンタ1(1641)とラインカウンタ1(16
41)からのLD信号により動作するラインカウンタ2
(1642)、ラインカウンタ1(1641)とライン
カウンタ2(1642)および、メモリブロックセレク
タ163の信号を合成するCSマトリックス回路164
3から構成されている。
このC8制御部164,165,166は変倍率の段数
に対応して設けられ、本実施例は、。
に対応して設けられ、本実施例は、。
Xi、Xo、75.Xl、25の夫々に対応して3組有
している。
している。
168.169,170は前述の如(R,/W制御部で
あり、各倍率に対応したC8制御部164.165.1
66のラインカウンタ1(1641)及び2(1642
)の出力を合成し、各メモリブロックのR,/W倍信号
作っている。また、R/W制御部168,169,17
0もC8制御部164〜166同様、変倍率の段数分設
けられる。
あり、各倍率に対応したC8制御部164.165.1
66のラインカウンタ1(1641)及び2(1642
)の出力を合成し、各メモリブロックのR,/W倍信号
作っている。また、R/W制御部168,169,17
0もC8制御部164〜166同様、変倍率の段数分設
けられる。
上述のCS制御部164〜166及び、R/W制御部1
68〜170によって作られた、各倍率に対応したC
S 、 R/W信号は倍率セレクタ167.171によ
り、倍率に対応して選択され各メモリブロックのスタテ
ィックR,AMに入力される。
68〜170によって作られた、各倍率に対応したC
S 、 R/W信号は倍率セレクタ167.171によ
り、倍率に対応して選択され各メモリブロックのスタテ
ィックR,AMに入力される。
さて、第20図は×1倍の画像読取時におけるC8.R
/’W信号のタイミングチャートである。C8及びR,
/Wに付けた数字11.12は小メモリブロック172
a 、bに、21〜27は小メモリブロック173a〜
173gに、31゜32は小メモリブロック174a、
bに、41〜47は小メモリブロック175a−gに、
また、51.52は小メモリブロック176a。
/’W信号のタイミングチャートである。C8及びR,
/Wに付けた数字11.12は小メモリブロック172
a 、bに、21〜27は小メモリブロック173a〜
173gに、31゜32は小メモリブロック174a、
bに、41〜47は小メモリブロック175a−gに、
また、51.52は小メモリブロック176a。
bに各信号が対応することを示す。先行するCCDチッ
プ22が第1回目の走査をすると、CCDチップ22に
対応したメモリブロック173の小メモリブロック17
3aに対応したC821を“0″にし、R/W21を“
0″′とする。この状態で第18図のデータセレクタ゛
181のAつまり、ライトアドレスカウンタ161から
のライトアドレス(W−ADRES8)が選択され、ま
た、バスドライバ183が動作状態となり、バスドライ
バ183を介してCCDチップからのデータがスタティ
ックR,AM182に入力される。同時にオア回路18
5により、R/Wが“0″′の時ライ゛トパルスW−C
LK(第16図及び第18図)がスタティックRAM1
82のWE端子に入力される。以上の様にすることによ
り、CCDチップ22の第1ライン目の走査のデータが
メモリブロック173の小メモリブロック173aのス
タティックR,AM182に蓄積される。尚、同時にC
CDチップ24の第1ライン目の走査のデータがメモリ
ブロック175の小メモリブロック175aに蓄積され
る。
プ22が第1回目の走査をすると、CCDチップ22に
対応したメモリブロック173の小メモリブロック17
3aに対応したC821を“0″にし、R/W21を“
0″′とする。この状態で第18図のデータセレクタ゛
181のAつまり、ライトアドレスカウンタ161から
のライトアドレス(W−ADRES8)が選択され、ま
た、バスドライバ183が動作状態となり、バスドライ
バ183を介してCCDチップからのデータがスタティ
ックR,AM182に入力される。同時にオア回路18
5により、R/Wが“0″′の時ライ゛トパルスW−C
LK(第16図及び第18図)がスタティックRAM1
82のWE端子に入力される。以上の様にすることによ
り、CCDチップ22の第1ライン目の走査のデータが
メモリブロック173の小メモリブロック173aのス
タティックR,AM182に蓄積される。尚、同時にC
CDチップ24の第1ライン目の走査のデータがメモリ
ブロック175の小メモリブロック175aに蓄積され
る。
同様にして、2ライン目の走査ではC822とR/W2
2が選択され、CCDチップ22に対応したメモリブロ
ック173の小メモリブロック173bのスタティック
RAMに2ライン目のデータが記憶される。この様にし
て、3゜4ラインの画像の記憶を行ない5ライン目の走
査になると、後行するCCDチップ21がCCDチップ
22が第1回目の走査を行なったのと同 ・−ライン
を走査し、この走査によって得たデータがCCDチップ
21に対応したメモリブロック172の小メモリブロッ
ク172aに記憶される。ここで、同一ラインのデータ
、つまり、小メモリブロック172aのデータと小メモ
リブロック173aのデータがそろったことになる0 次の第6ライン目の走査の時に、まず、C811が“O
“、R/Wllが“1“となり、データセレクタ181
のSが“1″でBが選択されリードアドレスカウンタ1
62からのリードアドレス(R−ADRE8S)がCC
Dチップ21に対応したメモリブロック172の小メモ
リブロック172aのスタティックRAM 182に入
力され、また、WEが“1″、CSが“0″。
2が選択され、CCDチップ22に対応したメモリブロ
ック173の小メモリブロック173bのスタティック
RAMに2ライン目のデータが記憶される。この様にし
て、3゜4ラインの画像の記憶を行ない5ライン目の走
査になると、後行するCCDチップ21がCCDチップ
22が第1回目の走査を行なったのと同 ・−ライン
を走査し、この走査によって得たデータがCCDチップ
21に対応したメモリブロック172の小メモリブロッ
ク172aに記憶される。ここで、同一ラインのデータ
、つまり、小メモリブロック172aのデータと小メモ
リブロック173aのデータがそろったことになる0 次の第6ライン目の走査の時に、まず、C811が“O
“、R/Wllが“1“となり、データセレクタ181
のSが“1″でBが選択されリードアドレスカウンタ1
62からのリードアドレス(R−ADRE8S)がCC
Dチップ21に対応したメモリブロック172の小メモ
リブロック172aのスタティックRAM 182に入
力され、また、WEが“1″、CSが“0″。
バスドライバ184がインバータ186により“O″に
なり選択されるので、リードアドレスに同期してスタテ
ィックRAMのデータがバスドライバ184を介して出
力される。つづいてC811が“1“になるとC821
が“0″になり、小メモリブロック173aのスタティ
ックRAMのデータが小メモリブロック173aのデー
タに連続して出力される。
なり選択されるので、リードアドレスに同期してスタテ
ィックRAMのデータがバスドライバ184を介して出
力される。つづいてC811が“1“になるとC821
が“0″になり、小メモリブロック173aのスタティ
ックRAMのデータが小メモリブロック173aのデー
タに連続して出力される。
以下、第20図のタイミングチャートに従い、各メモリ
ブロックの(:’S 、R/Wが順次選択され、データ
の入出力を行ない、1ラインにつながったデータを出力
する。これは、第17図に示すごと<、R,G、B3色
同時に行なわれる。
ブロックの(:’S 、R/Wが順次選択され、データ
の入出力を行ない、1ラインにつながったデータを出力
する。これは、第17図に示すごと<、R,G、B3色
同時に行なわれる。
(A/D出力B、G、R)
第19図はX O,75倍、第21図はxl、25倍の
画像読取時のC8とR,/W倍信号タイミングチャート
であり、第20図の制御と同様の制御がタイミングチャ
ートに従って行なわれる。
画像読取時のC8とR,/W倍信号タイミングチャート
であり、第20図の制御と同様の制御がタイミングチャ
ートに従って行なわれる。
以上の様にして、同一画素に対して位相のそろった8ビ
ツトの色分解画像データ信号DR2DG。
ツトの色分解画像データ信号DR2DG。
DBはメモリ139から読出され第22図以後の処理が
施される。即ち、色補正回路221では通常マスキング
と呼ばれる以下(1)で示される処理を行ない、イエロ
Y、マゼンタM、シアンC信号を形成し、また、スミ版
生成、及び下色除去回路222では以下(2)で示され
る処理を行なう。
施される。即ち、色補正回路221では通常マスキング
と呼ばれる以下(1)で示される処理を行ない、イエロ
Y、マゼンタM、シアンC信号を形成し、また、スミ版
生成、及び下色除去回路222では以下(2)で示され
る処理を行なう。
(1) マスキング・・・・・・人力2画素データ+
DRr DG +DBに対して、次式で示される行列
演算を施し、印刷トナーの不要色成分吸収を行ない、Y
。
DRr DG +DBに対して、次式で示される行列
演算を施し、印刷トナーの不要色成分吸収を行ない、Y
。
M、C信号を形成する。
ここで係数a+ +bi l ci (i =1〜3
) ハ適正値に設定されるべきマスキング係数であ−
る。
) ハ適正値に設定されるべきマスキング係数であ−
る。
(2)スミ版生成・下色除去・・・・・・Y、M、(:
’信号の最小値、即ち、MIN(Y、M、C)=にとし
た時Y’==Y−dk 、M’:M−βに、c′=c−
rkで印字すべきトナー量を示す各色信号Y′。
’信号の最小値、即ち、MIN(Y、M、C)=にとし
た時Y’==Y−dk 、M’:M−βに、c′=c−
rkで印字すべきトナー量を示す各色信号Y′。
M/ 、 c/を決定し、更にBK=δkをスミ版とし
て黒印字に用いる。(α、β、γ、δは適正値に設定す
る) この様にして得られた各画像データY/、M/。
て黒印字に用いる。(α、β、γ、δは適正値に設定す
る) この様にして得られた各画像データY/、M/。
C’ 、 BK (ブラック)は最終的にプリンタで印
字されるトナー画像の基礎データとなるわけであが後述
する様に、本システムにおけるカラープリンタはYe
(イエロー)のトナー画像1M(マゼンタ)のトナー画
像、 Cy (シアン)のトナー画像及びBK(クロ)
のトナー画像は同時にプリントアウトするのではなく各
画像を順次、転写紙に転写し、4色を順次重ね合わせる
ことにより、最終的なカラープリント画像を得る方式を
採用している。
字されるトナー画像の基礎データとなるわけであが後述
する様に、本システムにおけるカラープリンタはYe
(イエロー)のトナー画像1M(マゼンタ)のトナー画
像、 Cy (シアン)のトナー画像及びBK(クロ)
のトナー画像は同時にプリントアウトするのではなく各
画像を順次、転写紙に転写し、4色を順次重ね合わせる
ことにより、最終的なカラープリント画像を得る方式を
採用している。
よって、ここで得られた各色データY’ 、 M’ 。
C’、BKをカラープリンタの動作に対応して選択する
必要があり、セレクタ223により、スミ版生成及び下
色除去回路222の出力するY′。
必要があり、セレクタ223により、スミ版生成及び下
色除去回路222の出力するY′。
M’、C’、BK(ブラック)より1色を選択する。従
って、本システムでは1力ラー画像を読取り、プリント
アウトするのに4回の原稿露光動作と4回のトナー画像
形成過程を必要とする。
って、本システムでは1力ラー画像を読取り、プリント
アウトするのに4回の原稿露光動作と4回のトナー画像
形成過程を必要とする。
さて、カラープリンタ122の動作に対応して選択され
た色分解画像は、画像領域分離回路224にて文字、記
号、ライン等の文字領域と写真等の中間調画像領域に分
離され、中間調画像に対しては多値化処理回路225の
多値化処理(通常ディザ処理と称する)を、文字領域に
対しては2値化処理回路226において単一閾値にて2
値化処理され、8ビツト256階調で転送された画像デ
ータを各画素毎に“1”、”O″のドツトイメージに変
換する。
た色分解画像は、画像領域分離回路224にて文字、記
号、ライン等の文字領域と写真等の中間調画像領域に分
離され、中間調画像に対しては多値化処理回路225の
多値化処理(通常ディザ処理と称する)を、文字領域に
対しては2値化処理回路226において単一閾値にて2
値化処理され、8ビツト256階調で転送された画像デ
ータを各画素毎に“1”、”O″のドツトイメージに変
換する。
第12図122はプリンタの断面図であるが、本カラー
プリンタは電子写真方式のレーザビームカラープリンタ
であり、感光ドラム125を有する。また、第23図に
潜像形成部の詳細図を示す。作像過程を説明する。前述
のカラーリーダ121で読み込まれた色分解画像は第2
2図の各ブロックを経てドツトイメージに展開され、カ
ラー画像に対応したドツトデータは最終的に第23図の
半導体レーザ231全変調する。
プリンタは電子写真方式のレーザビームカラープリンタ
であり、感光ドラム125を有する。また、第23図に
潜像形成部の詳細図を示す。作像過程を説明する。前述
のカラーリーダ121で読み込まれた色分解画像は第2
2図の各ブロックを経てドツトイメージに展開され、カ
ラー画像に対応したドツトデータは最終的に第23図の
半導体レーザ231全変調する。
画像に対応して変調されたレーザ光は高速回転するポリ
ゴンミラー126たより、第23図A→Bの巾で高速走
査し、ミラー129に反°射されて、帯電器1211に
て一様帯電されている感光ドラム125表面に画像に対
応したドツト露光を行なう。
ゴンミラー126たより、第23図A→Bの巾で高速走
査し、ミラー129に反°射されて、帯電器1211に
て一様帯電されている感光ドラム125表面に画像に対
応したドツト露光を行なう。
レーザ光の1水平走査は画像の1水平走査に対応し、本
実施例では1 / 16 m mの巾である。
実施例では1 / 16 m mの巾である。
−力感光ドラム125は矢印方向に定速回転しているの
で、主走査方向には、前述のレーザ光走査、副走査方向
には感光ドラム125の定速回転により、逐時、感光ド
ラム125上に平面画像が露光される。
で、主走査方向には、前述のレーザ光走査、副走査方向
には感光ドラム125の定速回転により、逐時、感光ド
ラム125上に平面画像が露光される。
この様なレーザ露光により感光ドラム125には静電潜
像が形成され、この潜像を現像スリーブ1218により
現像することより、感光ドラム125上に入力画像デー
タに対応したトナー像が形成される。例えば、カラーリ
ーグにおける第1回目の原稿露光走査に対応して考える
と、まず、感光ドラム125上に原稿のイエロ成分のド
ツトイメージがレーザ231に、J:って露光され、イ
エロの現像器1221により現像される。次に、このイ
エロのイメージは転写ドラム1210上に巻き付いた紙
葉体232に感光ドラム125と転写ドラム1210と
の接点に設けられた転写帯電・器1221により転写形
成される。これと同一過程をM(マゼンタ)。
像が形成され、この潜像を現像スリーブ1218により
現像することより、感光ドラム125上に入力画像デー
タに対応したトナー像が形成される。例えば、カラーリ
ーグにおける第1回目の原稿露光走査に対応して考える
と、まず、感光ドラム125上に原稿のイエロ成分のド
ツトイメージがレーザ231に、J:って露光され、イ
エロの現像器1221により現像される。次に、このイ
エロのイメージは転写ドラム1210上に巻き付いた紙
葉体232に感光ドラム125と転写ドラム1210と
の接点に設けられた転写帯電・器1221により転写形
成される。これと同一過程をM(マゼンタ)。
Cy (シアン)、BK(ブラック)についてくり返し
、紙葉体232に重ね合わせることにより、4色トナー
によるカラー画像が形成される。
、紙葉体232に重ね合わせることにより、4色トナー
によるカラー画像が形成される。
この様に、4色画像の転写の終了した紙葉体232は第
12図、はく離爪1222にて転写ドラム1210より
はく離され、搬送ベルト1223により、画像定着部1
224に導びがれ、熱圧力ローラ1225.1226に
て、カラートナー画像が紙葉体に溶融定着されプリント
画像が得られる。
12図、はく離爪1222にて転写ドラム1210より
はく離され、搬送ベルト1223により、画像定着部1
224に導びがれ、熱圧力ローラ1225.1226に
て、カラートナー画像が紙葉体に溶融定着されプリント
画像が得られる。
第12図1229.1230は紙葉体を収納するカセッ
ト、1231.1232は給紙ローラ、1233〜12
35は給紙、搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙・搬送された紙葉体は紙
ガイ ド1236に導びかれて、第23図に示されるご
とく、先端をグリッパ233に担持され転写ドラム12
10に巻き付き、像形成過程に移行する。一方、第12
図1240は前述のレーザ露光によって感光ドラム12
5の表面に形成された静電潜像を現像するための各色毎
の現像器ユニットであり、Pを中心に90度ずつ回転す
る。
ト、1231.1232は給紙ローラ、1233〜12
35は給紙、搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙・搬送された紙葉体は紙
ガイ ド1236に導びかれて、第23図に示されるご
とく、先端をグリッパ233に担持され転写ドラム12
10に巻き付き、像形成過程に移行する。一方、第12
図1240は前述のレーザ露光によって感光ドラム12
5の表面に形成された静電潜像を現像するための各色毎
の現像器ユニットであり、Pを中心に90度ずつ回転す
る。
1218Y、1218M、1218C,12188には
感光ドラム125と接して各色の直接現像を行なう現像
スリーブ、1220Y、1220M。
感光ドラム125と接して各色の直接現像を行なう現像
スリーブ、1220Y、1220M。
1220C,12208には予備トナーを保持しておく
トナーホッパ、1219は現像剤移送のためのスキリュ
ーである。
トナーホッパ、1219は現像剤移送のためのスキリュ
ーである。
この様な構成において、例えば、M(マゼンタ)のトナ
ー画像を形成する時は現像器スロットが第12図のPを
中心に回転し、感光体125に接する位置にマゼンタ現
像器内の現像スリーブ1220Mが配置される。これに
より、感光ドラム125上に形成された静電潜像がマゼ
ンタトナーにより現像される。
ー画像を形成する時は現像器スロットが第12図のPを
中心に回転し、感光体125に接する位置にマゼンタ現
像器内の現像スリーブ1220Mが配置される。これに
より、感光ドラム125上に形成された静電潜像がマゼ
ンタトナーにより現像される。
尚、Cy(シアン)、BK(ブラック)の現像も同様に
動作される。
動作される。
以上の様に、原稿画像を忠実に読取り、画像再現のため
の良好な画像データを形成することが可能となる。また
、原稿画像の変倍読取りやカラー原稿画像の読取りをも
実行可能な画像読取装置を提供できる。
の良好な画像データを形成することが可能となる。また
、原稿画像の変倍読取りやカラー原稿画像の読取りをも
実行可能な画像読取装置を提供できる。
第1図(al 、 (b)は読取り部の構成例を示す図
、第2図はカラーCCDセンサユニットの構成例を示す
図、第3図は隣り合ったCCDチップの配置の説明図、
第4図はCCDチップの各領域を示す図、第5図はCC
Dチップに設けられる色フィルタを示す図、第6図は各
色フィルタの分光特性を示す図、第7図は受光部の分光
特性を示す図、第8図は読取り部の一部分の構成を示す
図、第9図はThomson −Wr ightの基本
曲線を示す図、第10図は螢光灯の分光特性を示す図、
第11図は螢光灯の相対輝度を示す図、第12図はカラ
ーデジタル複写機の構成例を示す図、第13図はセンサ
信号処理部のブロック図、第14図はイメージセンサド
ライブ回路の構成図、第15図(a)は信号処理基板の
回路構成を示す図、第15図(b)は第15図(a)の
信号処理回路の各部動作を示すタイミングチャート図、
第16図はメモリ部とメモリ制御部の構成を示すブロッ
ク図、第17図は信号処理部の各部動作を示すタイミン
グチャート図、第18図は小メモリブロックの構成図、
第19図、第20図及び第21図はメモリのリード、ラ
イト動作を示すタイミングチャート図、第22図はデジ
タル色信号の処理回路の構成を示すブロック図、ニット
、12は集束性ロッドレンズアレイ、13は光源、16
は信号処理基板、17はフレキシブル電線、21〜25
はCCDチップ、132はマルチプレクサ、133はダ
ークレベル[一部、134は色変換部、135はA/D
変換部、139はメモリ部である。 第5図 波長(引司) 第1図 波長(φ笥) 第6図 θ O[相] ■ ■ @ O■ OO■O■ ■■ O■ 第24図 %*$、宕1土カデータ −
、第2図はカラーCCDセンサユニットの構成例を示す
図、第3図は隣り合ったCCDチップの配置の説明図、
第4図はCCDチップの各領域を示す図、第5図はCC
Dチップに設けられる色フィルタを示す図、第6図は各
色フィルタの分光特性を示す図、第7図は受光部の分光
特性を示す図、第8図は読取り部の一部分の構成を示す
図、第9図はThomson −Wr ightの基本
曲線を示す図、第10図は螢光灯の分光特性を示す図、
第11図は螢光灯の相対輝度を示す図、第12図はカラ
ーデジタル複写機の構成例を示す図、第13図はセンサ
信号処理部のブロック図、第14図はイメージセンサド
ライブ回路の構成図、第15図(a)は信号処理基板の
回路構成を示す図、第15図(b)は第15図(a)の
信号処理回路の各部動作を示すタイミングチャート図、
第16図はメモリ部とメモリ制御部の構成を示すブロッ
ク図、第17図は信号処理部の各部動作を示すタイミン
グチャート図、第18図は小メモリブロックの構成図、
第19図、第20図及び第21図はメモリのリード、ラ
イト動作を示すタイミングチャート図、第22図はデジ
タル色信号の処理回路の構成を示すブロック図、ニット
、12は集束性ロッドレンズアレイ、13は光源、16
は信号処理基板、17はフレキシブル電線、21〜25
はCCDチップ、132はマルチプレクサ、133はダ
ークレベル[一部、134は色変換部、135はA/D
変換部、139はメモリ部である。 第5図 波長(引司) 第1図 波長(φ笥) 第6図 θ O[相] ■ ■ @ O■ OO■O■ ■■ O■ 第24図 %*$、宕1土カデータ −
Claims (4)
- (1)千鳥状に配列された複数のラインセンサと、上記
複数のラインセンサの夫々が出力する画像データを複数
ライン分記憶する記憶手段と、上記記憶手段の画像デー
タの書込み及び読出しを制御する制御手段とを有し、上
記複数のラインセンサの出力データより1ラインの連続
した画像データを形成することを特徴とする画像読取装
置。 - (2)特許請求の範囲第(1)項において、上記制御手
段は画像の読取倍率に応じて上記記憶手段の画像データ
の書込み及び読出しを制御することを特徴とする画像読
取装置。 - (3)特許請求の範囲第(2)項において、上記制御手
段は画像の読取倍率毎に独立に上記記憶手段を制御する
複数の制御部からなることを特徴とする画像読取装置。 - (4)特許請求の範囲第(1)項において、先行して読
取動作するラインセンサの読取った画像ラインを後行し
て読取動作するラインセンサが読取った後に、上記記憶
手段から該画像ラインに対応する画像データを読出すこ
とを特徴とする画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59256751A JPS61134168A (ja) | 1984-12-04 | 1984-12-04 | カラー画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59256751A JPS61134168A (ja) | 1984-12-04 | 1984-12-04 | カラー画像読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61134168A true JPS61134168A (ja) | 1986-06-21 |
JPH0576823B2 JPH0576823B2 (ja) | 1993-10-25 |
Family
ID=17296935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59256751A Granted JPS61134168A (ja) | 1984-12-04 | 1984-12-04 | カラー画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61134168A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5180110A (en) * | 1975-01-08 | 1976-07-13 | Nippon Electric Co | ccd rainsensaano hoshiki |
JPS59105762A (ja) * | 1982-12-09 | 1984-06-19 | Toshiba Corp | 原稿読取装置 |
-
1984
- 1984-12-04 JP JP59256751A patent/JPS61134168A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5180110A (en) * | 1975-01-08 | 1976-07-13 | Nippon Electric Co | ccd rainsensaano hoshiki |
JPS59105762A (ja) * | 1982-12-09 | 1984-06-19 | Toshiba Corp | 原稿読取装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0576823B2 (ja) | 1993-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4891690A (en) | Color image reading apparatus with plural linear sensors which can read different lines of the image | |
US7864386B2 (en) | Image forming apparatus | |
US6958835B2 (en) | Image inputting apparatus and image forming apparatus using four-line CCD sensor | |
US20030072497A1 (en) | Image processing method, image processing apparatus and strage medium | |
JPS61134176A (ja) | カラ−画像読取装置 | |
JP2000188417A (ja) | 三色リニア画像センサ | |
EP0696869A2 (en) | Image sensing device and image reading apparatus using the same | |
JPH11196334A (ja) | リニアイメージセンサおよび画像読み取り装置および電荷転送方法 | |
JPS61134168A (ja) | カラー画像読取装置 | |
JPS61134167A (ja) | カラー画像読取装置 | |
JPH0574981B2 (ja) | ||
JPS61134178A (ja) | カラ−画像読取装置 | |
JPS61134177A (ja) | 画像読取装置 | |
JPS61134166A (ja) | カラ−画像読取装置 | |
JPH02224467A (ja) | 画像読み取り装置 | |
JPS6318773A (ja) | カラ−画像読取装置 | |
US6462843B2 (en) | Image processing apparatus, and processing method in the image processing apparatus | |
JPS62161255A (ja) | 画像読取装置 | |
JP3087330B2 (ja) | 画像読取り装置 | |
JPS63257771A (ja) | 複写装置 | |
JPH02226955A (ja) | 原稿読取装置 | |
JPH04219076A (ja) | 画像処理装置 | |
JPS63180971A (ja) | 複写装置 | |
JPH05167843A (ja) | 画像読取装置 | |
JPH03121667A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |