JPS61134168A - カラー画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル複写機、ファクシミリ、電子ファイル
等の画像情報を電気的に取扱う装置において、画像デー
タの入力に用いられる画像読取装置に関するものである
。

原稿画像の濃淡を光電的に読取るべく、複数の受光素子
を読取るべき原稿の巾方向に渡ってライン状に並べたラ
インセンサが知られている。今、Ａ４サイズの原稿の短
手方向（約２１０　ｍｍ）を１６画素／ｍｒｒｒの解像
度で等倍読取りするとすると、約３００　ａ＋ａの基板
上に約３５００個の受光素子を有した１本のラインセン
サを必要とする。ところが、同一基板上にこのような多
数の受光素子を欠落なく、且つ、感度を略均−に形成す
るのは難しく、従って、歩留り等の改善がなされない限
り、コスト的にも実用的ではない。

そこで、約１０００個程度の受光素子からなるラインセ
ンサを複数本その走査方向に並べて、１ラインの画像を
各ラインセンサで分割して読取ることが考えられる。こ
のようにすると、同一基板上に形成すべき受光素子の数
がそれ程多くないので、歩留りの向上及びそれに伴う前
述したコスト的な問題がある程度解消できる。

しかしながら、ラインセンサの両端には画像読取に用い
ることのできない無効ビットが存在しており、従って、
複数のラインセンサを１ライン上に並べた場合には読取
不能領域が発生する。そこで、複数のラインセンサを隣
接したラインセンサの読取ラインが異なる様、例えば千
鳥状に配列することが考えられる。

複数のラインセンサを千鳥状に配列した場合。

隣接したラインセンサは相異なる原稿面を読取走査方向
に対して垂直方向に相対移動することにより原稿面を読
取る際、原稿を先行して走査する第１列のラインセンサ
からの信号とそれに続く第２列のラインセンサからの信
号との間には隣り合ったラインセンサ間の位置ずれに相
当する時間的なずれを生じる。

このずれは１＋ｓｍ当り１６画素等の高解像度を必要と
する複写装置等においては、複写像にその読取における
ずれの影響が現れてしまうことは好ましくない、また、
カラー画像の読取りにおいては、このずれがカラーバラ
ンスにも影響を与えるものであった・ また、この様に千鳥状に配列されたラインセンサを用い
、原稿画像を変倍読取りする場合には、同一ラインを第
１列のラインセンサを読取ってから第２列のラインセン
サが読取る迄の時間が変倍率により異なり、この時間ず
れを補正することは難しく、従って思い通、りの変倍読
取りを実行せしめることができなかった。

本発明は以上の点に鑑みてなされたもので、千鳥状に配
列された複数のラインセンサにて画像読取を行なう際の
、センナ間の読取位置のずれを良好に補正することので
きる画像読取装置を提供することを目的とし、更には、
変倍読取をも実行可能な画像読取装置を提供することを
目的とする。

即ち、千鳥状に配列された複数のラインセンサと、上記
複数のラインセンサの夫々が出力する画像データを複数
ライン分記憶する記憶手段と、上記記憶手段の画像デー
タの書込み及び読出しを制御する制御手段とを有し、上
記複数のラインセンサの出力データより１ラインの連続
した画像データを形成する画像読取装置を提供すること
である。

次にこの発明の実施例を図面に従って説明する。

本実施例においては、原稿の読み取部にカラー密着セン
ナを用いている。第１図（ａ）、　　（ｂ）だこのカラ
ー密着センサを用いた読取り部の構成を示す。第１図（
ａ）に示されるように複数のＣＣＤチップを搭載したセ
ンサユニツ）１１とこのセンナユニット１１上に配置さ
れた集束性ロッドレンズアレイ１２と集束性ロッドレン
ズアレイ１２の側面付近に設けられた線状の光源１３と
が一体構造を成している。ただし、第１図（ａ）では、
線状の光源が１本しか示されていないが、実際にはロッ
ドレンズアレイ１２を挾、む様に更に１本設けられる。

この構成によシ集束性ロッドＶ／ズアレイ１２が光源１
３により照射された原稿からの反射光を同等縮少させる
ことなく、１対１の関係で、複数のＣＣＤチップ上に結
合させる。

また、センサユニット１１、集束性ロッドレンズアレイ
１２）光源１３は第１図（ｂ）に示されるごとく、信号
処理基板１６、センサユニット１１と信号処理基板１６
を接続するフンキシプル電線１５とともに移動体１４に
搭載されており、更に、移動体（原稿走査ユニット）１
４と本体との接続のためにフレキシブル電線１７を用い
ている。

以上のようにしてセンナユニット１１のＣＣＤチップ上
に結像された光学像はＣＣＤの光電変換能力により電荷
に変換される。

この電荷はＣＣＤの電荷転送能力により順次転送され画
像信号となる。

各部を詳細に説明する。密着型カラーＣＯＤセンナユニ
ット１１は、第２図に示されるように、千鳥状に並べら
れた５個のＣＣＤチップ２１〜２５が設けられたセラミ
ック基板２６と、このセラミック基板２６をおおうカバ
ー２７、接続用の７レキシプル電線２８ａ〜２８ｆから
成る。ＣＣＤチップ２１〜２５は、受光部がｐ−ｎ　７
オトダイオードから成シ、受光部の大きさは６２．５μ
ｍ　Ｘ　１５．５μｍであり、感光画素は第４図に示す
様に感光画素と接続されていない１２ビツトの空送り画
素Ｄ１〜Ｄ１２Ｍのシールドをほどこされた２４ビツト
の光シールド・画素１）１３〜Ｄ３６．３６ビツトのダ
ミー画素Ｄ３７〜Ｄ７２．３０７２ビットの有効信号画
素５ｌ−８３０７２，２４ビツトの後端ダミー画素Ｄ７
３〜Ｄ７６の合計３１６８ビツトの受光部から構成され
ている。

また、以上のようなＣＣＤチップ２１〜２５を第２図に
示されるように千鳥状に２列に配列している。この場合
、隣り合ったＣＣＤチップ、例えばＣＣＤチップ２２及
び２３は第３図に示されるように、副走査方向に受光部
の中心距離Ｅをもって設けられている。又、これらのＣ
ＣＤチップ２１〜２５は配列方向（主走査方向）に沿っ
て互いに重なりを許して配列されている。

本実施例では中心距離ｌを４画素分の距離としている。

ＣＣＤチップ２１〜２５の受光部は、前述のとおり、左
端から空送り領域Ｄ１〜Ｄ１２）光シールド領域Ｄ１３
〜Ｄ３６、ダミー領域Ｄ３７〜Ｄ７２）有効画素・領域
Ｓ１〜８３０７２）後端ダミー領域Ｄ７３〜Ｄ９６とか
らなっており、この内の３０７２ビツトの有効画素領域
Ｓ１〜３３０７２を除いた領域を用いて互いに重なりを
許して配列される。これにより、読取有効領域は人３判
の短手の幅２９７瓢より若干長い３２０閣となる。

ＣＣＤチップ２１〜２５の受光部（フォトダイオード）
上には、カラー信号を受るために色フィルタを配置する
必要がある。この方法として、色フィルタとフォトダイ
オードである８ｉ素子を接着剤で貼シ合わせる方法と、
Ｓ１素子上に直接色フィルタを積層する方法とがある。

前者は、色フィルタをガラス基板上に製作すればよいが
、Ｓｉ素子との組合せの際に接着という余分な工程が必
要となシ、位置合せ誤差を生じやすい。この接着誤差を
数μｍ以下におさえることはかなシ難しく、色再現性、
シェーディング特性の劣化を来す可能性がある。一方、
後者は単に色・フィルタをＳｉ素子の画素に合わせて製
作すればカラー素子が完成するため、工程は極めて単純
で、位置合せ精度を大幅に向上させることができる。よ
って本実施例に用いたＣＣＤチップの色フィルタは後者
のものを用いている。

次に具体的なフィルタ配列について説明する。

本実施例では、第５図の如くイエロ（Ｙｅ）、グリーン
（Ｇ）　、シアン（Ｃｙ　）の３色フィルタをこの順に
繰返して配列し、隣シ合った３ピツトで読取時の１画素
を構成している。フィルタの外は既によりシールドされ
ている。

これら各色のフィルタの分光特性を第６図に示す。第６
図から明らかな様に、Ｙｅのフィルタの透過率は曲ｆＭ
６１で示される様に５００　ｎｍ付近から急増している
。Ｃｙのフィルタの透過率は曲線６２で示される様に５
ＱＱｎｍ付近でピークを示している。Ｇのフィルタは、
本実施例ではＣｙフィルタとＹｅフィルタの重ね合せに
よって得ているため透過率は曲線６３で示される様に５
ＱＱｎｍ付近にピークを示している。これらのフィルタ
の分光特性において重要な点は、人間の視感度領域外の
７００１ｍ程度の波長に対しても透過高が零にならない
点である。

ここで、色フィルタとＣＣＤチップ２１〜２５とは、忠
実な色再現を達成するために人間の目と同様な機能を果
たさなければならない。ＣＣＤチップ２１〜２５の受光
部の分光特性は、第７図に示されるように５５０ｎｍ程
度の波長で最大となり、１１０００ｎ以上まで有限な相
対感度を有している。

つまり、本実施例での色フィルタを付けられたＣＣＤチ
ップの受光部は７ＱＱｎｍ以上の波長の光に対しても応
答が存在することになる。これに対し、人間の目の視感
度は７ＱＱｎｍ以上の波長に対しては零である。従って
、単にＣＣＤチップとＣｙ、Ｇ、Ｙｅの色フィルタとの
組合せだけでは人間の目と同一機能を果たすことはでき
ない。よって本実施例では後述する様に光源を特定して
いる。

次に集束性ロッドレンズアレイ１２について説明する。

本実施例での集束性ロッドレンズアレイ１２は第８図に
示す如く光の入射側の焦点距離に原稿面８１があり、出
射側の焦点距離に２列のＣＣＤチップ列８２が存在する
。このように設定することにより、原稿面８１とＣＣＤ
チップ列８２が結像１派となる。すなわち原稿面８１上
の画像が１対１の正立像としてＣＣＤチップ列８２上に
結像される。しかしながら、ＣＣＤチップは前述の様に
千鳥配列であり、また集束性ロッドレンズアレイ２１は
１本なので、本実施例においてＣＣＤチップ列８２の隣
シあったチップ上に結像される正立像は、原稿面８１上
において、４ライン分間隔をへだてだ画像となってしま
う。これを解決し、１ラインの連続した画像信号を得る
ために、本実施例では後述するように、専用のメモリを
用いている。

次に光源１３について説明する。本実施例では光源１３
は蛍光灯を用いている。前述した様に、カラー読取装置
としての密着型センナに要求される機能は人間の目と同
じ様に色を読取る機能である。

第９図はＴｈｏｍｓｏｎ−Ｗｒｉｇｈｔの基本曲線であ
る。

この曲線は色に応じた人間の目の視感度特性、つまり色
光に対する明るさ感覚と光の波長との関係を示している
。Ｐｌ、　Ｐｌ、　Ｐ３の曲線から明らかなように人間
の目は７００ｎｍ以上の長波長の光には感じない。

一方、ＣＣＤチップ２１〜２５の受光部と色フィルタの
分光特性は前述した通り、７００ｎｍ以上の長波長の光
に対しても有限な感度値を有しており、このような色フ
イルタＣＣＤチップ２１〜２５の受光部に対して白色光
を入射させると７００ｎｍ以上の長波長の光にでも感じ
てしまう。

そこで、本実施例では７００ｎｍ以上の長波長領域にほ
とんど分光特性を有しない昼光色の蛍光灯を用いている
。第１０図に上述の蛍光灯の分光特性を示す。また蛍光
灯は一種の線状光源であるが、フィラメントの影響によ
り管長方向に輝度の不均一が生じるので、Ａ３版短手方
向にわたって一様な照度を得るために管長を第１１図に
示す様に長くとり（例えば３９０＋ｍとする）Ａ３版短
手方向内（２９７ｍ　）で照度の不均一性が±５Ｘ以内
になる様に設定している。さらに、蛍光灯には、光量を
上げるために、内部に反射膜を付け、外壁に３０°の開
口をもうけている。

さて、第１２図は前述の密着型カラー〇ＣＤセンサを用
いたカラーデジタル複写装置の構成図である。複写装置
１２０はカラー画像読取装置１２１とカラー画像プリン
ト装置１２２とから構成されている。１４は第１図示の
原稿走査ユニットであって、原稿台上の原稿１２３の画
像を読取るべく矢印Ａの方向に移動走査（副走査）する
。この移動走査中原稿走査ユニット１４内の露光ランプ
１３を点灯し、原稿からの反射光を集束性ロッドレンズ
アレイ１２によって前述した密着型カラーＣＣＤセンサ
ユニット１１のＣＣＤチップ上に集光する。

密着型カラーＣＣＤセンサユニット１１には、前述の通
り６２．５μｍ　（１／１６ｍｍ　）を１画素として１
０２４画素（３０７２ビツト）の有効信号画素を有した
ＣＣＤチップが千鳥状に５チップ配列されており、各画
素は１５，５μｍＸ６２．５μｍＶＣ３分割され、各々
にＣｙ、Ｇ、ＹｅＯ色フィルタが貼りつけられている。

次にカラーＣＯＤセンナユニット１１の動作に係わる電
気系統について説明する。電気系統はＣＣＤを動作させ
るイメージセンサドライブ回路とＣＣＤの出力信号を画
像情報に適した形に変換するアナログ処理回路からなる
アナログ処理部、アナログ処理部からの信号を記録形態
【適した信号に変換するデジタル処理回路とから成る。

また、アナログ処理回路とデジタル処理回路をまとめて
センナ信号処理部と呼ぶ。

まずイメージセンナドライブ回路から説明する。ただし
以下の説明ではＣＣＤチップ２１の駆動回路を例とする
□。この駆動回路は第１４図に示す様にＣＣＤチップ２
１の駆動用の２相クロックＸ工、０２）走査同期信号Ｓ
Ｈ，ＩＪセット信号ＦＬＳ及びＣＣＤ２１の出力信号Ｏ
８を扱う。

クロック信号ダ１の入力端子にはインバータ１４１が接
続され、インバータ１４１の出カニは抵抗１４２及びス
ビードアッグ用コンデンサ１４３とが並列に接続され、
さらにＭＯＳのクロックトライバ１４４の入力端子に接
続される。

このＭＯＳクロックトライバ１４４の出力端子はＣＣＤ
チップ２１のｙ１１端子に接続される。クロック信号メ
２についてもクロック信号ダ１と同様である。また、走
査同期端子ＳＨ及びリセット信号Ｒ８にもクロック信号
０１　、０２と同様にインバータ１４１、抵抗１４２）
コンデンサ１４３、ＭＯＳクロックトライバ１４４が接
続されている。

出力信号Ｏ８端子にはｎｐｎトランジスタ１４５とコレ
クタ抵抗１４６エミツク抵抗１４７からなるエミツク７
オロワが接続されている。また、′ＣＣＤチップ２１の
−ＩＬ源電圧＋Ｖはコンデンサ１４８．１４９を経てＣ
ＣＤチップ２１のＯＤ端子に供給される。

２相クロノクグ１１１２１２は、ＣＣＤチップ２１の各
ビットに生じた電荷をビットシリアルに転送するのに必
要な信号である。

走査同期信号Ｓ）（は、ＣＣＤチップ２１の電荷の転送
上１走査の区別をつける信号であシ、リセット信号Ｒ８
は各画素の電荷が転送された後のビット（電荷）を消去
する信号である。また、信号Ｏ８は２相クロックダ０．
０２に同期して出力されるＣＣＤチップ２１からの出力
信号であり、前述した第４図の通シ、１チップ当シ有効
信号（３０７２ビツト）とダミー信号と空送り信号及び
光シールド画素による基準黒レベル信号とを出力する。

これらの信号はビット位置が正確に規定されており、基
準黒レベル信号は受光部の暗信号で、色に応じた真の出
力を得るために用いるものである。

次にセンサ信号処理部を第１３図に示す。このセンサ信
号処理部は各ＣＣＤチップ２１〜２５ごとに独立に設け
られている。ここでは代表としてＣＣＤ２１に対する回
路について説明することにする。

第１３図に示されるようにＣＣＤチップ２１からの出力
信号Ｏ８はバッファ回路部１３１を介してこの信号をシ
アン（Ｃｙ）　、グリーン（Ｇ）、イエロ　（Ｙｅ）、
ブラック（ＢＫ）の各色ごとに分離するマルチプレクサ
１３２に入力される。

そして、ダークレベル除去部１３３においてマルチプレ
クサ１３２ａ、ｂ、ｃからの各色の出力信号（Ｃｙ、Ｇ
、Ｙｅ）と？／ｌｚチプレクサ１３２ｄからの基準黒レ
ベル信号（ＢＫ）との差をとり、光に応じた真の出力を
得て、さらに次段の色変換部１３４に入力するための電
圧に増幅する。

色変換部１３４ではダークレベル除去部１３３からの各
色の出力（Ｃｙ、Ｇ、Ｙｅ）から、ブルー（Ｂ）、グリ
ーン（Ｇ）、レッド（Ｒ）の原色信号を出力し、かつＡ
／Ｄ変換部１３５の入力信号レベルに、この原色信号（
Ｒ，Ｇ、Ｂ）を増幅して出力する。ＡＤ変換部１３５は
色変換部１３４からの信号をディジタル信号に変換し、
この人／Ｄ変換部１３５からの信号はメモリ部１３９に
記憶される。

マルチプレクサ１３２は前述の様にバッファ回路部１３
１からの出力信号を色毎に分離する４個のサンプルホー
ルド（Ｓ／）（）回路１３２ａ〜１３２ｄから成る。ま
だ、ダークレベル除去部１３３は３個の差動増幅器１３
３ａ　〜１３３ｃから成る。色変換部１３４は信号Ｃｙ
、　Ｇ、　Ｙｅ　ｆ：Ｇ信号を基準に信号Ｂ、Ｇ、Ｒに
変換するための３個の差動増幅器１３４ａ〜１３４Ｃか
ら成る。Ａ／Ｄ変換部１３５は色ごとに増幅された信号
をデジタル信号に変換する３個のＡ／Ｄ変換器１３５ａ
−１３５ｃと、そのデジタル出力をラッチする３個のラ
ッチ回路１３６ａ〜１３６Ｃとから成る。本実施例では
原稿走査ユニット１４の信号処理基板１６上には密着型
カラーＣＯＤセンナユニット１１とともにＡ／Ｄ変換器
１３５ａ〜１３５Ｃまでのアナログ処理回路系が搭載さ
れておシ、また、ラッチ回路１３６ａ〜１３６Ｃからメ
モリ部１３９及び後述のデジタル信号処理部等を備えた
本体基板１２４と、フレキシブル電線１７によって接続
されている。この様に、走査ユニット１４から本体基板
１２４へは雑音等の影響ヲ受けにくいデジタル形態の信
号が伝送され、これにより、良好な画像再現を可能とす
る。

メモリ部１３９はＲ，（）、　Ｂごとに設けられた記憶
領域１３９ａ〜１３９Ｃとから成る。

以上がＣＯＤＯップ２１に対応して設けられたセンナ信
号処理部の主な構成であるが、これらの要素に加えて、
いくつかの制御要素が設けられている。これらについて
は、以下の詳細な図面をもって回路動作と共に説明する
。

第１５図（ａ）は原稿走査ユニット１４上の信号処理基
板１６の詳細な回路構成を示す。第１５図（ａ）におい
て、１７−１は移動部分であるイメージセンサ、照明う
／グ、セ／す信号処理部のうちのアナログ処理回路、イ
メージセンナドライブ回路、光学レンズ系を含む原稿走
査ユニット１４ヘイメージセンナ（ＣＣＤ　）及びセン
ナ信号処理部を駆動する為の複数通シのクロックパルス
、そして電源を供給するフレキシブル電線である。一方
、１τ−２はセンナ信号処理部からのデジタル色信号を
本体に送出する為のフレキシブル電線である。

１５３はフレキシブル電線１７−１によす送られてくる
複数通りのクロックパルスを各々受ケ取るクロックバッ
ファレシーバ、１５４はクロックバッファレシーバから
の信号をイメージセンナが動作できる電圧まで昇圧する
イメージセンナクロックトライバ、２１は原稿台ガラス
上の原稿画像を読み取るイメージセンナ（ＣＣＤ）、１
５６はイメージセンサ２１が出力するｉｉ像ｉ号ＶＩＤ
ＥＯ中ＯＢＫ、Ｃ，Ｇ、ＹＯ時時系方力２−画素信号取
部込み保持する為のサンプルホールド回路を各色に対応
したサンプルパルスＳＭＰＣ，ＳＭＰＧ、ＳＭＰＹ及び
ＳＭＰＫに従って駆動するサンプルホールドドライバ、
１５７はイメージセンサ２１が出力するＢＫ、　Ｃ，Ｇ
。

Ｙの時系列カラー画素信号を受は取るバッファトランジ
スタ、１５８はバッファトランジスタ１５７が出力する
ＢＫ、Ｃ，Ｇ、Ｙ時系列カラー画素信号を各色毎のサン
プルホールド回路に伝送する為のデマルチプレクサ・バ
ッファトランジスタである。

１５０９〜１５１２は、イメージセンサ２１が出力する
Ｃ、Ｇ、Ｙ、ＢＫ時系列カラー画素信号をそれぞれシア
ン、グリーン、イエス、ブラックレベルの４系総並列に
分離して取り込み保持する為のスイッチとして動作する
Ｃトランジスタスイッチ、Ｃトランジスタスイッチ、Ｙ
）ランジスタスイツチ、ＢＫトランジスタスイッチ、１
５１４〜１５１７は上記トランジスタスイッチ１５０９
〜１５１２の出力電圧をそれぞれシアン信号電圧■ｃ′
、グリーン信号電圧ＶＧ’　ｓイエロ信号電圧ｖＹ７及
びブラックレベル信号電圧ＶＢＫに保持するＣホールド
コンデンサ、Ｃホールドコンデンサ、Ｙホールトコ／テ
ンす、ＢＫホールドコンデンサである。１５１８〜１５
２０は上記Ｖ’ｃ　＊　礼、　Ｖ′Ｙ中に含まれている
ｖＢＫ成分を除去し、かつ増幅するそれぞれＣ高入力差
動ＦＥＴ、Ｃ高入力差動ＦＥＴ、Ｙ高入力差動ＦＥＴで
ある。

１５２１〜１５２３は上記Ｃ，Ｇ、Ｙ各高入力蓋高入力
差動１５１８〜１．５２０にてＶＢＫ成分を除去されそ
れぞれα、β、ｒ倍に増幅された色画素信号すなわちα
ｖｃ、β”Ｇ　ｓ　ｒＶｙに含まれる直流成分を除去さ
せるＣレベルシフタトランジスタ、Ｇレベルシフトトラ
ンジスタ、Ｙレベルシフタトランジスタ、１５２４〜１
５２６は上記レベルシフトトランジスタ１５２１〜１５
２３の出力を低出力抵抗に変換するそれぞれＣエミッタ
７オロワトランジスタ、Ｇエミッタフォロワトランジス
タ゛、Ｙエミッタ７オロワトランジスタである。

１５２７はＣエミッタフォロワトランジスタ１５２４及
びＧエミッタ７オロワトランジスタ１５２５よりの出力
を受は両信号の差成分を取り出し、かつ１／Ｈ倍に増幅
、すなわちＩ／Ｈ・ＶＢなる色差信号を作り出すＢ差動
アンプバッファ、１５２８はＣエミッタフォロワトラン
ジスタ１５２５よシの出力を受け１／Ｊ倍に増幅、すな
わち１／Ｊ−ＶＧとするＧ差動アンプバッ７ア、１５２
９はＧエミッタ７オロワトランジスタ１５２５よりの出
力及びＹエミッタフォロワトランジスタ１５２６よシの
出力を受は両信号の差成分を取部出し、かつ１／Ｉ倍に
増幅、すなわちｌ／Ｉ−ＶＲなる色差信号を作シ出すＲ
差差動アンプバッファである。１５３０はＢ差差動アン
プ１５２７が出力するアナログ画素信号をＡ／Ｄクロッ
クＢに従ってデジタル画素信号に変換するＢＡ／Ｄ変換
器、１５３１はＧ差動アンプバッファ１５２８が出力す
るアナログ画素信号をＡ／ＤクロックＧに従ってデジタ
ル画素信号に変換するＧＡ／Ｄ変換器、１５３２はＲ差
動アンプバッファ１５２９が出力するアナログ画素信号
をＡ／Ｄクロック几に従ってデジタル画素信号に変換す
る几Ａ／Ｄ変換器である。

１５３３ばＡ／Ｄ変換器１５３０〜１５３２が夫々出力
するブルー、グリーン及びレッドの各デジタル画素信号
を受け、フレキシブル電＠１７−２によって各色デジタ
ル画素信号を本体へ送出する為のライントライバ、また
、１５３４は各Ａ／Ｄ変換器１５３０〜１５３２にデジ
タル変換の基準電圧を供給するボルテージリファレンス
である。　・ 以下上述した第１５図（ａ）、　　（ｂ）によりイメー
ジセンナドライブ回路、センナ信号処理部の動作を説明
する。本実施例センナユニット１１は前述の通り５つの
ＣＯＤチップ２１〜２５から構成されており、この５つ
のＣＣＤチップに対してそれぞれ以下説明する回路が独
立に設けられ、並行に動作する。従って、１ラインの画
像処理の時間の短縮化がなされるとともに、Ａ／Ｄ変換
器等の各素子もそれほど高速動作する必要がなくなる。

イメージセンサ２１を動作させる為には第１５図（ｂ）
にて示される■ＳＨパルス、■ｙ１１パルス、■０２パ
ルス、■ＲＳパルスが必要である。

このパルスの役目は前述した通シであるが、イメージセ
ンサの性質上これら駆動パルスは本体側のパルス電圧と
比較して高いパルス電圧を必要とする。従って、本体側
に設けられる第１３図のＣＣＤ用パルス発生器１３７に
よって発生させられた各センサ駆動パルスはフレキシブ
ル電＄１７−１を通りクロックバッファレシーバ１５３
にて波形整形され、更に、イメージセンサクロックドラ
イバ１５４により、前述した高パルス電圧を形成した後
、イメージセンナ２１〜２５に与えられる。

イメージセンナはこのパルス電圧を受は大刀光に応じた
シアン、グリーン、イエロノ色分離信号ｖ’、　、　肴
、　ｖ；及び前述されている光シールド画素信号ＶＢＫ
を第１５図（ｂ）■に示すように時系列で出力する。

上述イメージセンサドライブ回路により駆動されたイメ
ージセンナは、正確にハＶＢＫ　＊　Ｖ′ｃ＋ｖ′Ｃ，
、ｖ；、ｖ；、、Ｖ９Ｖ′Ｙ＋”””　Ｏ順ｆＴｉ信号
を圧をはき出してくるが°、これらのアナログ画素信号
を本体のデジタルデータ処理部へ送出するまでＫいくつ
かのアナログ信号処理、及びアナログ量のデジタル化を
行わなければならない。このアナログ処理のひとつが色
変換である。これは七／すが出力するシアン、グリーン
及びイエロの色画素信号を、−画素毎にそれぞれの相互
演算を行いブルー、グリーン及びレッドに変換する。こ
れはセンナの特性としては直接ブルー。

グリーン及びレッドの信号を出力するより、シアン、グ
リーン及びイエロの信号を出力した方が高い信号レベル
（高コントラストな信号）が得られること、一方デジタ
ルカラー画像処理部の特性としてはブルー、グリーン及
びレッドの信号を受けた方が回路が簡単になること等の
相互の食い違いにより、センナが出力するシアン。

グリーン及びイエロ信号をわざわざブルー、グリーン及
びレッドに変換するのである。もう一つのアナログ処理
は、イメージセンナが出力するシアン、グリーン及びイ
エロの色分離信号中に一様に含まれている浮動電圧成分
を除去する、ことである。この浮動電圧成分を以下ＶＢ
Ｋと称するが、これはイメージ七／す内部のフォトダイ
オードの暗電圧変動及びＣＯＤチャネルの電荷変動等に
起因するものでイメージ七／すの出力電圧Ｙｃ／　、　
ＶＧ／　、　ＶＹ／中に同一レベルで存在すると考えら
れる。よって上記色変換を行う前にとのＶＢＫなる浮動
４圧成分を各色成分より取部除き純粋な色信号電圧成分
を注出する。また他のアナログ処理は色変換されたブル
ー、グリーン及びレッドのアナログ量色信号をデジタル
量に変換する為にＡ／Ｄ変換器の人力レベルに合わせる
ことである。更に他のアナログ処理は上述色変換を行う
為に、つまりシアン→グリーン→イエロなる順で時系列
に送られて来る色画素信号間でＶ。−ｖ。、あるいはＶ
Ｙ−ｖＧの減算処理を行う為に時系列を並列に直す処理
である。

センサ信号処理部の色変換処理に係わる動作を第１５図
（ａ）、　　（ｂ）にて説明する。まずイメージセンナ
より出力される時系列色信号に、前述した浮動電圧成分
ＶＢＫが含まれていることを考慮シ、コ（Ｄ　Ｕｐ　系
列色Ｍ　号ｔ　Ｖｃ’＝　（Ｖｃ　＋　’Ｔ’８　Ｋ　
）　−Ｖａ’　＝＝　（ＶＧ＋ＶＢＫ）−ＶＹ’　＝（
Ｖｙ＋Ｖａｘ　）　トｆ　ルｉｃ　（！：　Ｋする。バ
ッファトランジスタ１５７のベースに印加されたイメー
ジ七／す時系列カラー信号及び浮動電圧成分、ｖｃ’、
　ｖＧ’、　ｖＹ’、　ｖＢＫは、さらにデマルチプレ
クサバッファトランジスタ１５８に入力される。このト
ランジスタ１５８のエミッタには各色毎にトランジスタ
スイッチ１５０９〜１５１２が逆バイアス状態で接続さ
れる。そして、テンプルホールドドライブトランジスタ
１５６からのサンプルパルスが来ない時には各々トラン
ジスタスイッチのエミッタとコレクタ間が高抵抗となシ
コレクタに接続されているサンプルホールドコンデンサ
１５１４〜１５１フ高入力及び差動ＦＥＴ１５１８〜１
５２０はデマルチプレクサバッファトランジスタ１５８
のエミッタから切り離された状態になる。これが信号ホ
ールド動作である。

一方、本体よ）フレキシブル電線１７−１によシ送られ
て来る第１５図（ｂ）の■、■、■。

■に示す、ブラック、シアン、グリーン、イエロ各々の
サンプルパルスＳＭＰＫ、　ＳＭＰＣ，ＳＭＰＧ。

５１ｉＰＹ　が図示される適切なタイミングでサンプル
ホールドドライブトランジスタ群１５６に与えられると
、各々のサンプルパルスが与えらし７’ｃ　順１ｃ、ｔ
　ｆｚ　ｂ　チ時系列Ｖａ　Ｋ　、　Ｖｃ’　、　Ｖａ
’　、　Ｖｙ’　ｆｘるトランジスタ１５８のエミッタ
電圧が１５１７゜１５１４．１５１５．１５１６の順で
サンプルホールドコンデンサに移動してくる。ここにて
時系列の各色信号電圧と浮動成分電圧は並列なそれぞｔ
Ｌ４Ｄ　ＶＢＫ　、　Ｖｃ’、　Ｖａ’、　Ｖｒ’Ｋｆ
ｊ−ＭＪ、即チ、　７”　−ｒ　ルチプレクスされる。

各々のサンプルパルスが通過して行くと各トランジスタ
スイッチはただちにもとの高抵抗状態ニナリＶａｘ　、
　Ｖｃ’　、　Ｖａ’　−’Ｖｙ′ナル電圧は夫々のサ
ンプルホールドコンデンサ１５１４〜１５１７に保持さ
れたままになる。

？　７７’ルホールドコンデン２１５１４〜１５１６の
夫々に一方の差動入力を接続し、各他方の入力を浮動電
圧成分用のホールドコンデンサ１５１７に接続した３つ
の高入力差動ＦＥＴ１５１Ｂ〜１５２０のドレイ／出力
電圧は差動増幅器の特性によυ以下の様な出力電圧を発
生する。

Ｏ差動Ｆ’ＥＴ出力１５１８ ｃ！（Ｖ（’　−ＶＤＫ）＝α（Ｖｃ＋Ｖｏｘ−Ｖｏｘ
）＝αＶｃ　−（１）ただしαはこのＦＥＴ回路の電圧
利得 ０　差動ＦＥＴ出力１５１９ β（Ｖｃ’　−ＶＤＫ　）＝β（Ｖｃ　＋ＶＤＫ　　Ｖ
ＤＫ）＝βＶｃ　　−・（２）ただしβはこのＦＥＴ回
路の電圧利得 Ｏ差動Ｆ　Ｅ　Ｔ出力１５２゜ ｒ（Ｖｙ’　−Ｖｏｘ）＝７”（Ｖｙ＋Ｖｏｘ　Ｖｏｘ
）＝ｒｖｙ　曲・・（３）ただしｒはこのＦＥＴ回路の
電圧利得 上式（１）、　（２）、　（３）で示される様に各Ｆ’
ＥＴ出方には浮動成分電圧ｖＤＫを除去され、かつ一定
利得倍された色画素信号αｖｃ、βＶＧ、γｖＹが現わ
れる（第１５図（ｂ）［相］、■、＠）。

ここで示したα、β、γなる利得係数は色変換に必要な
マトリクス定数となる。すなわちシアン、グリーン、イ
エロ信号からブルー及びレッドに対応する信号ＶＢ及び
ｖ几を作成する為には以下なる演算を必要とするからで
ある。

Ｈ０ＶＢ＝α、ｖｏ−βｖＧ　　ただしＨは定数・・・
・・・・・・（４）Ｊ、ＶＧ＝β■Ｇ　　　　　ただし
Ｊは定数・・・・・・・・・（５）■、ｖａ＝γ、ｖＹ
−βｖＧ　　ただし工は定数・・・・・・・・・（６）
各高大力差動ＦＥＴ１５１８〜１５２０の出力はレベル
シフタトランジスタ１５２１〜１５２３に与えられ、各
αｖｏ、βｖＧ、ｒｖＹなる各色画素信号に重畳された
直流オフセット電圧を並行して除去された後、エミッタ
フォロワトランジスタ１５２４〜１５２６へ与えられる
。エミッタ７オロワトランジスタ１５２４〜１５２６で
低出力抵抗ドライブされ−たαＶ□　＋β■Ｇ、γ■Ｙ
　の各カラー画素信号は色差検出差動アンプバッファ１
５２７〜１５２９に与えられる。

差動アンプバッファ１５２７はその入力に与えられたα
、ｖｏ、β・ｖＧの各色信号電圧を差動増幅器の特性に
より（４）式で示される演算動作を行うことにより、か
つその増幅能力により（４）式のＨ項を除去することで
純粋なＶＢなる色変換出力を作り出す（第１５図（ｂｌ
ｏ）。また、差動アンプバッファ１５２９は同様に入力
に与えられたγ・ＶＹ、βｖＧの各色信号電圧を受け（
６）式で示される演算動作を行い、かつ増幅作用により
１項を除去した純粋なＶＢなる色変換出力を生み出す（
第１５図（ｂｌｏ）。更に、差動アンプバッファ１５２
８は通常のアンプバッファとして動作し、前段から送ら
れたβｖＧなる色信号を増幅しく５）式の５項を打ち消
すことで上述ＶＢ　ｒ　”Ｒ＋に対してそれぞれ１対１
となるＶＧ色信号を出力する。以上の差動アンプバッフ
ァ１５２７〜１５２９の動作は同一タイミングで行なう
必要はなく、前段の位相差をもったままの各色信号によ
り実行される。

こうして色変換されＶＢ　ｒ　ｖＧ　ｌ　”Ｒとなった
色画素信号は各Ａ／Ｄ変換器１５３０〜１５３２に与え
られ本体側のＡ／Ｄパルス発生器から出力されるＡ／Ｄ
変換用クロりクＡ／Ｄ　　ＣＬＫＢ、Ｇ、Ｒに従ってア
ナログデジタル変換された後、ラインバッファ１５３３
により駆動される７レキシプル電線１７−２を通して本
体デジタルカラー処理部へと送出される。

ここでＡ／Ｄ変換器１５３０〜１５３２は画像信号に対
する濃度補正（γ補正）を考慮した一つの関数に基づい
たＡ／Ｄ変換動作を行う。

すなわち　　Ｄ＝−１ｏｇＲ Ｄ＝光学的反射濃度 Ｒ＝反射率 なる式で示される関数変換である。この変換動作のため
にＡ／Ｄ変換器１５３０〜１５３２には量子化に必要な
基準電圧を外部から供給する構成になっているが、この
複数の基準゛電圧設定端子間に印加される電圧を等分化
せず、非線形な電圧１５３４を供給し折れ線的関数近似
とするのである。

こうして対数Ａ／Ｄ変換され極性を反転させられた反射
率データであるアナログ色画素信号ＶＢ　ｒ　■Ｇ　ｒ
　”Ｒは、Ａ／Ｄ変換器１５３０〜１５３２を出た時点
で８ビツトのデジタル量り、　ｌ　ＤＧ　＋ＤＢなる濃
度データとなって本体に送出されることになる。この様
に、Ａ／Ｄ変換器１５３０〜１５３２により、入力する
アナログ色信号に対するＡ／Ｄ変換と同時に画像信号の
γ補正がなされる。

第２４図は前述のＡ　／　Ｄ変換器１５３０〜１５３２
の人出力特性である。図の如く３点の接点を有し、これ
らを結ぶことにより指数関数に折れ線近似させている。

尚、この入出力特性は、フィルタを含むセンサやプリン
タ等の特性に適したものが設定されるものである。

以上の様にＡ／Ｄ変換器１５３０〜１５３２により８ビ
ツトの２５６階調のディジタル信号に変換されたＢ、Ｇ
、Ｒに対応する濃度データＤＢ。

ＤＧ　＋　ＤＲは本体側に設けられ、Ａ／Ｄパルス発生
器１３８より出力されるラッチクロック（ＣＬＫ）にて
ラッチ動作するラッチ回路１３６ａ〜１３６Ｃにより位
相がそろえられる。

ここで、このディジタル信号の信号数を評価する。本実
施例では連続したＣＣＤチップ２１からの信号を前述の
如くマルチプレクサ１３２によって１ビツトずつ３色に
分離している。従って、ラッチ回路１３６に取込まれる
各色ごとの信号数は第１７図の如く、ＣＣＤチップ２１
からの信号数に対して１／３となっている。

例えば、ＣＣＤチップ２１内の読取有効領域は３０７２
ビツトなのでＲ，Ｇ、Ｂの１つの色に対応した出力信号
はその１／３の１０２４ビツトとなる。

以上の様な信号がメモリ部１３９にクロックＣＬＫＩに
従って記憶される。メモリ部１３９は各ＣＣＤチップ２
１〜２５に対応し、かつ、各色（Ｒ，Ｇ、Ｂ）に応じて
記憶領域が設定されている。ＣＣＤチップ２１に対して
はＢ、Ｇ及びＲに記憶領域１３９ａ　、１３９ｂ及び１
３９ｃが夫々設定されている。また、後述するが、この
記憶領域の容量はＣＣＤチップ２１〜２５の配置によっ
て異なる。つまり、前述した様に、本実施例においては
１本の集束性ロッドレンズアレイ１２によって４ライン
の空間距離のあるＣＣＤチップ２１〜２５上に画像を集
光しているので、第１列のＣＣＤチップ２１　、２３　
、２５と第２列のＣＣＤチップ２２．２４が同一時間に
読取っている画像は常に４ラインずれた位置の画像を見
ていることになる。よって、この場合、この４ライン分
の画像ずれを補正し、同一ラインの連続信号の形成を上
記のメモリ部によって行なう。

ここで、メモリ部１３９ａ〜１３９Ｃはスタｆ　イｙ　
りＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏ
ｒｙ）であり、１ライン分のメモリの容量は前述の様に
１画素当り８ビツトの信号なので１０２４Ｘ８ビツトで
ある。従って、アドレスは８ビット単位で０〜１０２３
番地までを設定している。

以下、このメモ！Ｊ１３９ａ〜１３９Ｃへの情報の書込
み、読出しについて説明するが、特に留意スるのは、Ｃ
ＣＤチップ２１〜２５の配置と集束性ロッドレンズアレ
イ１２による主走査方向の信号の重なり除去と、副走査
方向の信号のつなぎである。

第１６図に、前述のメモリ部１３９の制御を行なうメモ
リ制御部１４０とメモリ部１３９の内、ブルーの濃度デ
ータに対応したメモ’Ｊ１３９ａを示す。メモリ制御部
１４０は、ライトアドレスカウンタ１６１、リードアド
レスカウンタ１６２）メモリブロックセレクタ１６３、
Ｃ８制御部１６４．１６５．１６６、倍率セレクタ１６
７．１７１　Ｒ／Ｗ制御部１６８，１６９，１７０より
成る。

メモリ１３９ａは、ＣＣＤ２１に対応したメモリブロッ
ク１７２とＣＣＤチップ２２に対応したメモリブロック
１７３、ＣＣＤチップ２３に対応したメモリブロック１
７４、ＣＣＤチップ２４に対応した１７５、ＣＣＤチッ
プ２５に対応したメモリブロック１７６からなる。また
、各メモリブロック１７２〜１７６は複数の小メモリブ
ロックから構成され、この小メモリブロックの各々は１
ライン分の色情報（８Ｘ　１０２４ビツト）を蓄積する
。

次にメモリ１３９ａの各メモリブロック１７２〜１７６
の容量について説明する。第３図及び前述のとおりＣＣ
Ｄチップ２１．２３　、’ｚｓとＣＣＤチップ２２．２
４は４ラインの空間距離をもっている。通常、切換バッ
ファとして各ＣＣＤチップに対して２ラインの小メモリ
ブロックを持つことを考えると、小メモリブロックから
出力される各ＣＣＤチップの画像を主走査方向に接続し
たデータは、ＣＣＤチップ２１　、２３　。

２５とＣＣＤチップ２２．２４の領域で４ラインずれた
画像データとなってしまう。そこで、本実施例では、副
走査において先行して画像を読取るＣＣＤチップ２２．
２４の画像データを小メモリブロックに１ラインごと蓄
積しておき、後行するＣＣＤチップ２１．２３．２５が
、先行するＣ、　ＣＤチップ２２．２４が同一ラインの
画像データを読取った時に同期して蓄積されていたＣＣ
Ｄチップ２２，２４の画像データをＣＣＤチップ２１．
２３．２５とともに読出す様にしている。この様にする
ことにより、常に各ＣＣＤチップ２１〜２５から同一ラ
インのデータが出力されることになる。

ここで各メモリブロックを構成する小メモリブロックの
ブロック数について考えてみる。例えば、隣り合ったＣ
ＣＤチップ２１とＣＣＤチップ２２の関係から考えると
、等倍読取時、先行するＣＣＤチップ２２が現在走査し
ている位置と同一ラインをＣＣＤチップ２１が走査する
までに、４ライン分の時間差があり、結局、先行するＣ
ＣＤチップ２２と後行するＣＣＤチップ２１の夫々の有
する小メモリブロック数の差は、４ラインとなる。そし
て、後行するＣＣＤ２１に対してはリード、ライト用に
２ライン必要であるから、先行するＣＣＤ２２に対して
は合計６ラインの小メモリブロックが最低必要となる。

次に、副走査の速度を可変して変倍読取を行なう場合を
考えて見る。尚、主走査方向の変倍は、画像信号の間引
き或いは水増しにより電気的に実行される。この場合も
、書込みと読出しのタイミングは前述のとおり、先行す
るＣＣＤチップ２２．２４と後行するＣＣＤチップ２１
゜２３．２５が同一ラインを走査した時であるから、４
ラインの空間距離がある場合、変倍率は１／４の倍数に
現定されてしまう。以上のことを考慮して、各ＣＯＤの
各倍率時の必要メモリブロック数を求めると、以下のよ
うになる。

ＣＣＤ２１，２３，２５：ＣＣＤ２２，２４×０．５倍
：２４ Ｘｏ、７５倍　：２５ ×１倍：２６ Ｘｌ、２５倍　：２７ ×１．５倍：２８ 以上のことをまとめると、ＣＣＤのチップ間距離をＮラ
イン、先行させるＣＣＤチップｈａ。

後行するＣＣＤチップ数すとすると、倍率゛単位Ｂ１最
大倍率Ｌ１先行するＣＣＤチップの必要メモリライン数
Ｍ１センサ全体のトータルライン数Ａには次の様な関係
がなり立つ。

Ｂ＝１／Ｎ Ｍ＝Ｌ−Ｎ＋１ Ａ　＝　ａ　（Ｌ−Ｎ＋２）＋２ｂ 故に本実施例では、変倍の倍率はＸｏ、７５．Ｘｉ。

Ｘｌ、２５の３種数としているので、メモリブロック１
７２，１７４，１７６は２ライン、メモリブロック１７
３，１７５は６ラインの小メモリブロックを持ち、全体
で１色当り、１８ライン分の小メモリブロックを有する
。

次に、第１８図に小メモリブロックの構成図を示す。小
メモリブロックの各々はスタティックＲＡＭ１８２（８
Ｘ１０２４ビツト）と、スタティックＲＡＭＩ　８２の
ライトアドレス（Ｗ−ＡＤＤＲＥＳＳ）とリードアドレ
ス（Ｒ−ＡＤＤＲ，ＥＳＳ）を切換えるデータセレクタ
１８１、ＣＣＤチップからの画像データ信号の入出力を
制御するバスドライバ（ＢＵＳ　８ドライバ）　１８３
　。

１８４、及び、ＯＲ回路１８５、インバータ１８６から
成る。

ここで、以上の制御に関して第１６図、第１８図の回路
図及び、タイミングチャート第１７図。

第１９図、第２０図、第２１図により説明する。

尚、第１７図は前述したセンサ信号処理部のタイミング
チャート、第１９図はＸｏ、７５倍の変倍読取時におけ
る各小メモリブロックに対応したチップセレクト信号Ｃ
８とリードライト信号Ｒ／Ｗのタイミングチャート、第
２０図は×１倍の変倍読取時における各メモリブロック
に対応したチップセレクト信号Ｃ８とリードライト信号
Ｒ，／Ｗのタイミングチャート、また、第２１図は、Ｘ
ｌ、２５倍の変倍読取時における各小メモリブロックに
応したチップセレクト信号Ｃ８とリードライト信号Ｒ／
Ｗのタイミングチャートである。

まず、上記３通りの倍率を代表して等倍（×１倍）時の
画像読取の制御について説明するが、ここでは、先行す
るＣＣＤチップ２２と後行のＣＣＤチップ２１をもって
、他のＣＣＤチップ２３．２４．２５の動作に代表させ
ることとする。

第１６図において、各メモリブロックのスタティックＲ
ＡＭへのデータの書込みのアドレス制御をライトアドレ
スカウンタ１６１がクロックＣＬＫＩをカウントするこ
とにより行ない、リードアドレスカウンタ１６２は各メ
モリブロックのスタチックＲＡＭの読出しのアドレスの
制御を（：’ＬＫ２をカウントすることにより行なう。

この時、各小メモリブロックに書き込まれるデータ数は
前述のとお・す１０２４画素数分であり、これを読出す
時は、５つの小メモリブロックからＡ３版短手の長さ分
のデータ（２９７Ｘ１６＝４７５２画素）を一度に読出
さなければならない。従って、リードアドレスカウンタ
１６２に印加されるクロックＣＬＫ２はライトアドレス
カウンタ１６１に印加されるクロックＣＬＫＩの４．５
倍であり、各ＣＣＤチップを駆動するクロックφ２．φ
、の１．５倍の周波数を必要とする。また、リードカウ
ンタ１６２は１３ビツトのカウンタで、下位１０ビツト
がリードアドレスとして出力され、上位３ピツトがメモ
リブロックセレクタ１６３に出力サレル。

メモリブロックセレクタ１６３は上述のリードアドレス
カウンタの上位３ビツトのデータをデフードし、各メモ
リブロック１７２〜１７６のデータ巾を決定している。

つまり、各メモリブロックのデータを１ラインに接続し
た全データ量５１２０（１０２４Ｘ５）に対して出力の
必要なデータ量は４７５２であるので、その差３６８ピ
ットを除去する必要がある。−そこで、リードアドレス
カウンタ１６２の出力するアドレスの初期値を指定する
ことで、各ＣＣＤチップの前後のデータを削除すること
により、全データ量を４７５２としている。

１６４．１６５，１６６は前述の如くＣ８制御部であり
、デジタルデータ処理部からのプリンタのライン同期信
号Ｈ８とＮＣに同期したＨ８とＮＣ２をカウントするラ
インカウンタ１（１６４１）とラインカウンタ１（１６
４１）からのＬＤ信号により動作するラインカウンタ２
（１６４２）、ラインカウンタ１（１６４１）とライン
カウンタ２（１６４２）および、メモリブロックセレク
タ１６３の信号を合成するＣＳマトリックス回路１６４
３から構成されている。

このＣ８制御部１６４，１６５，１６６は変倍率の段数
に対応して設けられ、本実施例は、。

Ｘｉ、Ｘｏ、７５．Ｘｌ、２５の夫々に対応して３組有
している。

１６８．１６９，１７０は前述の如（Ｒ，／Ｗ制御部で
あり、各倍率に対応したＣ８制御部１６４．１６５．１
６６のラインカウンタ１（１６４１）及び２（１６４２
）の出力を合成し、各メモリブロックのＲ，／Ｗ倍信号
作っている。また、Ｒ／Ｗ制御部１６８，１６９，１７
０もＣ８制御部１６４〜１６６同様、変倍率の段数分設
けられる。

上述のＣＳ制御部１６４〜１６６及び、Ｒ／Ｗ制御部１
６８〜１７０によって作られた、各倍率に対応したＣ　
Ｓ　、　Ｒ／Ｗ信号は倍率セレクタ１６７．１７１によ
り、倍率に対応して選択され各メモリブロックのスタテ
ィックＲ，ＡＭに入力される。

さて、第２０図は×１倍の画像読取時におけるＣ８．Ｒ
／’Ｗ信号のタイミングチャートである。Ｃ８及びＲ，
／Ｗに付けた数字１１．１２は小メモリブロック１７２
ａ　、ｂに、２１〜２７は小メモリブロック１７３ａ〜
１７３ｇに、３１゜３２は小メモリブロック１７４ａ、
ｂに、４１〜４７は小メモリブロック１７５ａ−ｇに、
また、５１．５２は小メモリブロック１７６ａ。

ｂに各信号が対応することを示す。先行するＣＣＤチッ
プ２２が第１回目の走査をすると、ＣＣＤチップ２２に
対応したメモリブロック１７３の小メモリブロック１７
３ａに対応したＣ８２１を“０″にし、Ｒ／Ｗ２１を“
０″′とする。この状態で第１８図のデータセレクタ゛
１８１のＡつまり、ライトアドレスカウンタ１６１から
のライトアドレス（Ｗ−ＡＤＲＥＳ８）が選択され、ま
た、バスドライバ１８３が動作状態となり、バスドライ
バ１８３を介してＣＣＤチップからのデータがスタティ
ックＲ，ＡＭ１８２に入力される。同時にオア回路１８
５により、Ｒ／Ｗが“０″′の時ライ゛トパルスＷ−Ｃ
ＬＫ（第１６図及び第１８図）がスタティックＲＡＭ１
８２のＷＥ端子に入力される。以上の様にすることによ
り、ＣＣＤチップ２２の第１ライン目の走査のデータが
メモリブロック１７３の小メモリブロック１７３ａのス
タティックＲ，ＡＭ１８２に蓄積される。尚、同時にＣ
ＣＤチップ２４の第１ライン目の走査のデータがメモリ
ブロック１７５の小メモリブロック１７５ａに蓄積され
る。

同様にして、２ライン目の走査ではＣ８２２とＲ／Ｗ２
２が選択され、ＣＣＤチップ２２に対応したメモリブロ
ック１７３の小メモリブロック１７３ｂのスタティック
ＲＡＭに２ライン目のデータが記憶される。この様にし
て、３゜４ラインの画像の記憶を行ない５ライン目の走
査になると、後行するＣＣＤチップ２１がＣＣＤチップ
２２が第１回目の走査を行なったのと同　　・−ライン
を走査し、この走査によって得たデータがＣＣＤチップ
２１に対応したメモリブロック１７２の小メモリブロッ
ク１７２ａに記憶される。ここで、同一ラインのデータ
、つまり、小メモリブロック１７２ａのデータと小メモ
リブロック１７３ａのデータがそろったことになる０ 次の第６ライン目の走査の時に、まず、Ｃ８１１が“Ｏ
“、Ｒ／Ｗｌｌが“１“となり、データセレクタ１８１
のＳが“１″でＢが選択されリードアドレスカウンタ１
６２からのリードアドレス（Ｒ−ＡＤＲＥ８Ｓ）がＣＣ
Ｄチップ２１に対応したメモリブロック１７２の小メモ
リブロック１７２ａのスタティックＲＡＭ　１８２に入
力され、また、ＷＥが“１″、ＣＳが“０″。

バスドライバ１８４がインバータ１８６により“Ｏ″に
なり選択されるので、リードアドレスに同期してスタテ
ィックＲＡＭのデータがバスドライバ１８４を介して出
力される。つづいてＣ８１１が“１“になるとＣ８２１
が“０″になり、小メモリブロック１７３ａのスタティ
ックＲＡＭのデータが小メモリブロック１７３ａのデー
タに連続して出力される。

以下、第２０図のタイミングチャートに従い、各メモリ
ブロックの（：’Ｓ　、Ｒ／Ｗが順次選択され、データ
の入出力を行ない、１ラインにつながったデータを出力
する。これは、第１７図に示すごと＜、Ｒ，Ｇ、Ｂ３色
同時に行なわれる。

（Ａ／Ｄ出力Ｂ、Ｇ、Ｒ） 第１９図はＸ　Ｏ，７５倍、第２１図はｘｌ、２５倍の
画像読取時のＣ８とＲ，／Ｗ倍信号タイミングチャート
であり、第２０図の制御と同様の制御がタイミングチャ
ートに従って行なわれる。

以上の様にして、同一画素に対して位相のそろった８ビ
ツトの色分解画像データ信号ＤＲ２ＤＧ。

ＤＢはメモリ１３９から読出され第２２図以後の処理が
施される。即ち、色補正回路２２１では通常マスキング
と呼ばれる以下（１）で示される処理を行ない、イエロ
Ｙ、マゼンタＭ、シアンＣ信号を形成し、また、スミ版
生成、及び下色除去回路２２２では以下（２）で示され
る処理を行なう。

（１）　　マスキング・・・・・・人力２画素データ＋
　ＤＲｒ　ＤＧ　＋ＤＢに対して、次式で示される行列
演算を施し、印刷トナーの不要色成分吸収を行ない、Ｙ
。

Ｍ、Ｃ信号を形成する。

ここで係数ａ＋　＋ｂｉ　ｌ　ｃｉ　　（ｉ　＝１〜３
　）　ハ適正値に設定されるべきマスキング係数であ−
る。

（２）スミ版生成・下色除去・・・・・・Ｙ、Ｍ、（：
’信号の最小値、即ち、ＭＩＮ（Ｙ、Ｍ、Ｃ）＝にとし
た時Ｙ’＝＝Ｙ−ｄｋ　、Ｍ’：Ｍ−βに、ｃ′＝ｃ−
ｒｋで印字すべきトナー量を示す各色信号Ｙ′。

Ｍ／　、　ｃ／を決定し、更にＢＫ＝δｋをスミ版とし
て黒印字に用いる。（α、β、γ、δは適正値に設定す
る） この様にして得られた各画像データＹ／、Ｍ／。

Ｃ’　、　ＢＫ　（ブラック）は最終的にプリンタで印
字されるトナー画像の基礎データとなるわけであが後述
する様に、本システムにおけるカラープリンタはＹｅ　
（イエロー）のトナー画像１Ｍ（マゼンタ）のトナー画
像、　Ｃｙ　（シアン）のトナー画像及びＢＫ（クロ）
のトナー画像は同時にプリントアウトするのではなく各
画像を順次、転写紙に転写し、４色を順次重ね合わせる
ことにより、最終的なカラープリント画像を得る方式を
採用している。

よって、ここで得られた各色データＹ’　、　Ｍ’　。

Ｃ’、ＢＫをカラープリンタの動作に対応して選択する
必要があり、セレクタ２２３により、スミ版生成及び下
色除去回路２２２の出力するＹ′。

Ｍ’、Ｃ’、ＢＫ（ブラック）より１色を選択する。従
って、本システムでは１力ラー画像を読取り、プリント
アウトするのに４回の原稿露光動作と４回のトナー画像
形成過程を必要とする。

さて、カラープリンタ１２２の動作に対応して選択され
た色分解画像は、画像領域分離回路２２４にて文字、記
号、ライン等の文字領域と写真等の中間調画像領域に分
離され、中間調画像に対しては多値化処理回路２２５の
多値化処理（通常ディザ処理と称する）を、文字領域に
対しては２値化処理回路２２６において単一閾値にて２
値化処理され、８ビツト２５６階調で転送された画像デ
ータを各画素毎に“１”、”Ｏ″のドツトイメージに変
換する。

第１２図１２２はプリンタの断面図であるが、本カラー
プリンタは電子写真方式のレーザビームカラープリンタ
であり、感光ドラム１２５を有する。また、第２３図に
潜像形成部の詳細図を示す。作像過程を説明する。前述
のカラーリーダ１２１で読み込まれた色分解画像は第２
２図の各ブロックを経てドツトイメージに展開され、カ
ラー画像に対応したドツトデータは最終的に第２３図の
半導体レーザ２３１全変調する。

画像に対応して変調されたレーザ光は高速回転するポリ
ゴンミラー１２６たより、第２３図Ａ→Ｂの巾で高速走
査し、ミラー１２９に反°射されて、帯電器１２１１に
て一様帯電されている感光ドラム１２５表面に画像に対
応したドツト露光を行なう。

レーザ光の１水平走査は画像の１水平走査に対応し、本
実施例では１　／　１６　ｍ　ｍの巾である。

−力感光ドラム１２５は矢印方向に定速回転しているの
で、主走査方向には、前述のレーザ光走査、副走査方向
には感光ドラム１２５の定速回転により、逐時、感光ド
ラム１２５上に平面画像が露光される。

この様なレーザ露光により感光ドラム１２５には静電潜
像が形成され、この潜像を現像スリーブ１２１８により
現像することより、感光ドラム１２５上に入力画像デー
タに対応したトナー像が形成される。例えば、カラーリ
ーグにおける第１回目の原稿露光走査に対応して考える
と、まず、感光ドラム１２５上に原稿のイエロ成分のド
ツトイメージがレーザ２３１に、Ｊ：って露光され、イ
エロの現像器１２２１により現像される。次に、このイ
エロのイメージは転写ドラム１２１０上に巻き付いた紙
葉体２３２に感光ドラム１２５と転写ドラム１２１０と
の接点に設けられた転写帯電・器１２２１により転写形
成される。これと同一過程をＭ（マゼンタ）。

Ｃｙ　（シアン）、ＢＫ（ブラック）についてくり返し
、紙葉体２３２に重ね合わせることにより、４色トナー
によるカラー画像が形成される。

この様に、４色画像の転写の終了した紙葉体２３２は第
１２図、はく離爪１２２２にて転写ドラム１２１０より
はく離され、搬送ベルト１２２３により、画像定着部１
２２４に導びがれ、熱圧力ローラ１２２５．１２２６に
て、カラートナー画像が紙葉体に溶融定着されプリント
画像が得られる。

第１２図１２２９．１２３０は紙葉体を収納するカセッ
ト、１２３１．１２３２は給紙ローラ、１２３３〜１２
３５は給紙、搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙・搬送された紙葉体は紙
ガイ　ド１２３６に導びかれて、第２３図に示されるご
とく、先端をグリッパ２３３に担持され転写ドラム１２
１０に巻き付き、像形成過程に移行する。一方、第１２
図１２４０は前述のレーザ露光によって感光ドラム１２
５の表面に形成された静電潜像を現像するための各色毎
の現像器ユニットであり、Ｐを中心に９０度ずつ回転す
る。

１２１８Ｙ、１２１８Ｍ、１２１８Ｃ，１２１８８には
感光ドラム１２５と接して各色の直接現像を行なう現像
スリーブ、１２２０Ｙ、１２２０Ｍ。

１２２０Ｃ，１２２０８には予備トナーを保持しておく
トナーホッパ、１２１９は現像剤移送のためのスキリュ
ーである。

この様な構成において、例えば、Ｍ（マゼンタ）のトナ
ー画像を形成する時は現像器スロットが第１２図のＰを
中心に回転し、感光体１２５に接する位置にマゼンタ現
像器内の現像スリーブ１２２０Ｍが配置される。これに
より、感光ドラム１２５上に形成された静電潜像がマゼ
ンタトナーにより現像される。

尚、Ｃｙ（シアン）、ＢＫ（ブラック）の現像も同様に
動作される。

以上の様に、原稿画像を忠実に読取り、画像再現のため
の良好な画像データを形成することが可能となる。また
、原稿画像の変倍読取りやカラー原稿画像の読取りをも
実行可能な画像読取装置を提供できる。

【図面の簡単な説明】

第１図（ａｌ　、　（ｂ）は読取り部の構成例を示す図
、第２図はカラーＣＣＤセンサユニットの構成例を示す
図、第３図は隣り合ったＣＣＤチップの配置の説明図、
第４図はＣＣＤチップの各領域を示す図、第５図はＣＣ
Ｄチップに設けられる色フィルタを示す図、第６図は各
色フィルタの分光特性を示す図、第７図は受光部の分光
特性を示す図、第８図は読取り部の一部分の構成を示す
図、第９図はＴｈｏｍｓｏｎ　−Ｗｒ　ｉｇｈｔの基本
曲線を示す図、第１０図は螢光灯の分光特性を示す図、
第１１図は螢光灯の相対輝度を示す図、第１２図はカラ
ーデジタル複写機の構成例を示す図、第１３図はセンサ
信号処理部のブロック図、第１４図はイメージセンサド
ライブ回路の構成図、第１５図（ａ）は信号処理基板の
回路構成を示す図、第１５図（ｂ）は第１５図（ａ）の
信号処理回路の各部動作を示すタイミングチャート図、
第１６図はメモリ部とメモリ制御部の構成を示すブロッ
ク図、第１７図は信号処理部の各部動作を示すタイミン
グチャート図、第１８図は小メモリブロックの構成図、
第１９図、第２０図及び第２１図はメモリのリード、ラ
イト動作を示すタイミングチャート図、第２２図はデジ
タル色信号の処理回路の構成を示すブロック図、ニット
、１２は集束性ロッドレンズアレイ、１３は光源、１６
は信号処理基板、１７はフレキシブル電線、２１〜２５
はＣＣＤチップ、１３２はマルチプレクサ、１３３はダ
ークレベル［一部、１３４は色変換部、１３５はＡ／Ｄ
変換部、１３９はメモリ部である。 第５図 波長（引司） 第１図 波長（φ笥） 第６図 θ　Ｏ［相］　■　■　＠　Ｏ■ ＯＯ■Ｏ■　■■　Ｏ■ 第２４図 ％＊＄、宕１土カデータ　−

Claims (4)

【特許請求の範囲】
1. （１）千鳥状に配列された複数のラインセンサと、上記
   複数のラインセンサの夫々が出力する画像データを複数
   ライン分記憶する記憶手段と、上記記憶手段の画像デー
   タの書込み及び読出しを制御する制御手段とを有し、上
   記複数のラインセンサの出力データより１ラインの連続
   した画像データを形成することを特徴とする画像読取装
   置。
2. （２）特許請求の範囲第（１）項において、上記制御手
   段は画像の読取倍率に応じて上記記憶手段の画像データ
   の書込み及び読出しを制御することを特徴とする画像読
   取装置。
3. （３）特許請求の範囲第（２）項において、上記制御手
   段は画像の読取倍率毎に独立に上記記憶手段を制御する
   複数の制御部からなることを特徴とする画像読取装置。
4. （４）特許請求の範囲第（１）項において、先行して読
   取動作するラインセンサの読取った画像ラインを後行し
   て読取動作するラインセンサが読取った後に、上記記憶
   手段から該画像ラインに対応する画像データを読出すこ
   とを特徴とする画像読取装置。