JPS61134176A

JPS61134176A - カラ−画像読取装置

Info

Publication number: JPS61134176A
Application number: JP59256755A
Authority: JP
Inventors: Shizuo Hasegawa; 長谷川　静男; Nobuo Matsuoka; 松岡　伸夫
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-12-04
Filing date: 1984-12-04
Publication date: 1986-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はデジタル複写機、ファクシミリ、電子ファイル
等の画像情報を電気的に取扱う装置において、カラー画
像データの入力に用いられるカラー画像読取装置に関す
るものである。

例えば、カラーデジタル複写機においては、複写すべき
カラー原稿は色フィルタ等により色分解し、フォトダイ
オード等の光電変換素子を有したラインセンナ等により
光電的に読取られる。このラインセンナからの各色の出
力信号には、ラインセンサの暗電流が含まれる。従って
、このラインセンナの出力をそのまま用いてカラー画像
のプリントを行なうと、カラー原稿画像の忠実な再現が
なされない。

本発明は以上の点に鑑みてなされたもので、ラインセン
サからの各色信号に含まれる暗電流等の不安定なレベル
信号を各色信号より除去し、良好−な色信号を得るカラ
ー画像読取装置を提供することを目的とする。

即ち、カラー画像を色分解するための複数色の色フィル
タの装着されたラインセンサと２．上記ラインセンサの
基準黒信号を検出する手段と、上記ラインセンサの出力
を各色毎に分離する手段と、上記分離手段にて分離され
た各色信号を上記検出手段で検出した基準黒信号にて補
正する手段とを有するカラー画像読取装置を提供するも
のである。

次にこの発明の実施例を図面に従って説明する。

本実施例においては、原稿の読み取部にカラー密着セン
サを用いている。第１図（ａ）、　　（ｂ）にこのカラ
ー密着センナを用いた読取り部の構成を示す。第１図（
ａ）に示されるように複数のＣＣＤチップを搭載したセ
ンサユニット１１とこのセンサユニット１１上に配置さ
れた集束性ロッドレンズアレイ１２と集束性ロッドレン
ズアレイ１２の側面付近に設けられた線状の光源１３と
が一体構造を成している。ただし、第１ＩＩ　（ａ）で
は、線状の光源が１本しか示されていないが、実際には
ロッドレンズアレイ１２を挾む様に更に１本設けられる
。この構成により集束性ロッドレンズアレイ１２が光源
１３により照射された原稿からの反射光を同等縮少させ
ることなく、１対１の関係で、複数のＣＣＤチップ上に
結合させる。

また、センサユニット１１、集束性ロッドレンズアレイ
１２）光源１３は第１図（ｂ）に示されるごとく、信号
処理基板１６、センナユニット１１と信号処理基板１６
を接続するフレキシブル電線１５とともに移動体１４に
搭載されておシ、更に、移動体（原稿走査ユニット）１
４と本体との接続のためにフレキシブル電線１７を用い
ている。

以上のようにしてセンナユニット１１のＣＣＤチップ上
に結像された光学償はＣＣＤの光電変換能力により電荷
に変換される。

この電荷はＣＯＤの電荷転送能力により屓次転送され画
像信号をなる。

各部を詳細に説明する。密着型カラーＣＣＤセンサユニ
ット１１は、第２図に示されるように、千鳥状に並べら
れた５個のＣＣＤチップ２１〜２５が設けられたセラミ
ック基板２６と、このセラミック基板２６をおおうカバ
ー２７、接続用のフレキシブル電線２．８　ａ〜２８ｆ
から成る。ＣＣＤチップ２１〜２５は、受光部がｐ−ｎ
　７オトダイオードから成り、受光部の大きさは６２．
５μｍ　Ｘ　１５．５μｍであり、感光画素は第４図に
示す様に感光画素と接続されていない１２ビツトの空送
り画素Ｄ１〜Ｄ１２Ｍのシールドをほどこされた２４ビ
ツトの光シールド画素ＤＩ３〜Ｄ３６，３６ビツトのダ
ミー画素Ｄ３７〜Ｄ７２．３０７２ピツトの有効信号画
素Ｓ１〜５３０７２，２４ビツトの後端ダミー画素Ｄ７
３〜Ｄ７６の合計３１６８ピツトの受光部から構成され
ている。

また、以上のようなＣＣＤチップ２１〜２５を第２図に
示されるように千鳥状に２列に配列している。この場合
、隣り合ったＣＣＤチップ、例えばＣＣＤチップ２２及
び２３は第３図に示されるように、副走査方向に受光部
の中心距離ｌをもって設けられている。又、これらのＣ
ＣＤチップ２１〜２５は配列方向（主走査方向）に沿っ
て互いに重なりを許して配列されている。

本実施例では中心距離ｌを４画素分の距離としている。

ＣＣＤチップ２１〜２５の受光部は、前述のとおり、左
端から空送り領域Ｄ１〜Ｄ１２）光シールド領域り、■
３〜Ｄ３６、ダミー領域Ｄ３７〜Ｄ７２）有効画素・領
域Ｓ１〜８３０７２）後端ダミー領域Ｄ７３〜Ｄ９６と
からなっており、こめ内の３０７２ビツトの有効画素領
域Ｓ１〜５３０７２を除いた領域を用いて互いに重なり
を許して配列される。これにより、読取有効領域はＡ３
判の短手の幅２９７瓢より若干長い３２０瓢となる。

ＣＣＤチップ２１〜２５の受光部（フォトダイオード）
上には、カラー信号を受るために色フィルタを配置する
必要がある。この方法として、色フィルタとフォトダイ
オードである８ｉ素子を接着剤で貼り合わせる方法と、
Ｓｉ素子上に直接色フィルタを積層する方法とがある。

前者は、色フィルタをガラス基板上に製作すればよいが
、Ｓｉ素子との組合せの際に接着という余分な工程が必
要となシ、位置合せ誤差を生じやすい。この接着誤差を
数μｍ以下におさえること・ばかな多難しく、色再現性
、シェーディング特性の劣化を来す可能性がある。一方
、後者は単に色フィルタを８１素子の画素に合わせて製
作すればカラー素子が完成するため、工程は極めて単純
で、位置合せ精度を大幅に向上させることができる。よ
って本実施例に用いたＣＣＤチップの色フィルタは後者
のものを用いている。

次に具体的なフィルタ配列について説明する。

本実施例では、第５図の如くイエロ（Ｙｅ）、グリーン
（Ｇ）　、シアン（Ｃｙ）の３色フィルタをこの順に繰
返して配列し、隣、シ合つた３ビツトで読取時の１画素
を構成している。フィルタの外は成によシシールドされ
ている。

これら各色のフィルタの分光特性を第６図に示す。第６
図から明らかな様に、Ｙｅのフィルタの透過ぶは曲線６
１で示される様に５００　ｎｍ付近から急増している。

Ｃｙのフィルタの透過率は曲線６２で示される様に５Ｑ
Ｑｎｍ付近でピークを示している。Ｇのフィルタは、本
実施例ではＣｙフィルタとＹｅフィルタの重ね合せＫよ
って得ているため透過率は曲線６３で示される様に５Ｑ
Ｑｎｍ付近にピークを示している。これらのフィルタの
分光特性において重要な点は、人間の視感度領域外の７
ＱＱｎｍ程度の波長に対しても透過率が零にならない点
である。

ここで、色フィルタとＣＣＤチップ２１〜２５とは、忠
実な色再現を達成するために人間の目と同様な機能を果
たさなければならない。ＣＣＤチップ２１〜２５の受光
部の分光特性は、第７図に示されるように５５Ｑｎｍ程
度の波長で最大となり、１１０００ｎ以上まで有限な相
対感度を有している。

つまり、本実施例での色フィルタを付けられたＣＣＤチ
ップの受光部は７ＱＱｎｍ以上の波長の光に対しても応
答が存在することてなる。これに対し、人間の目の視感
度は７ＱＱｎｍ以上の波長に対しては零である。従って
、単にＣＣＤチップとＣｙ、Ｇ、Ｙｅの色フィルタとの
組合せだけでは人間の目と同一機能を果たすことはでき
ない。よって本実施例では後述する様に光源を特定して
いる。

次に集束性ロッドレンズアレイ１２について説明する。

本実施例での集束性ロッドレンズアレイ１２は第８図に
示す如く光の入射側の焦点距離に原稿面８１があり、出
射側の焦点距離に２列のＣＣＤチップ列８２が存在する
。このように設定することにより、原稿面８１とＣＣＤ
チップ列８２が結像関係となる。すなわち原稿面８１上
の画像が１対１の正立像としてＣＣＤチップ列８２上に
結像される。しかしながら、ＣＣＤチップは前述の様に
千鳥配列であり、また集束性ロッドレンズアレイ２１は
１本なので、本実施例においてＣＣＤチップ列８２の隣
シあったチップ上に結像される正立像は、原稿面８１上
において、４ライン分間隔をへたてた画像と　−なって
しまう。これを解決し、１ラインの連続した画像信号を
得るために、本実施例では後述するように、専用のメモ
リを用いている。

次に光源１３について説明する。本実施例では光源１３
は螢光灯を用いている。前述した様に、カラー読取装置
としての密着型センナに要求される機能は人間の目と同
じ様に色を読取る機能である。

第９図はＴｈｏｍｓｏｎ　−Ｗｒ　ｉｇｈｔの基本曲線
である。

この曲線は色に応じた人間の目の視感度特性、つｔｂ白
色光対する明るさ感覚と光の波長との関係を示している
。”１　、Ｐ２　＊　”３の曲線から明らかなように人
間の目は７００１ｍ以上の長波長の光には感じない。

一方、ＣＣＤチップ２１〜２５の受光部と色フィルタの
分光特性は前述した通’）ｓ　７００ｎｍ以上の長波長
の光に対しても有限な感度値を有しており、このような
色フィルタＣＯＤチップ２１〜２５の受光部に対して白
色光を入射させると７００ｎｍ以上の長波長の光にでも
感じてしまう。

そこで、本実施例では７　Ｑ　Ｑ　ｎｍ以上の長波長領
域にほとんど分光特性を有しない昼光色の螢光灯を用い
ている。第１０図に上述の螢光灯の分光特性を示す。ま
た螢光灯は一種の線状光源であるが、フィラメントの影
響により管長方向に輝度の不均一が生じるので、Ａ３版
短手方向にわたって一様な照度を得るために管長を第１
１図に示す様に長くとり（例えば３９０閣とする）Ａ３
版短手方向内（２９７ｍ　）で照度の不均一性が±５Ｘ
以内になる様に設定している。さらに、螢光灯には、光
量を上げるために、内部に反射膜を付け、外壁に３０°
の開口をもうけている。

さて、第１２図は前述の密着型カラーＣＣＤ上／すを用
いたカラーデジタル複写装置の構成図である。複写装置
１２０はカラー画像読取装置１２１とカラー画儂プリン
ト装置１２２とから構成されている。１４は第１図示の
原稿走査ユニットであって、原稿台上の原稿１２３の画
像を読取るべく矢印Ａの方向に移動走査（副走査）する
。この移動走査中原稿走査ユニット１４内の露光ランプ
１３を点灯し、原稿からの反射光を集束性ロッドレンズ
アレイ１２によって前述した密°着型カラーＣＯＤセ／
サエニット１１のＣＣＤチップ上に集光する。

密ｉ型カラーＣＯＤセンナユニット１１には、前述の通
り６２．５μｍ（１／１６ｍｍ）を１画素として１０２
４画素（３０７２ピツト）の有効信号画素を有したＣＯ
Ｄチップが千鳥状に５チップ配列されており、各画素は
１５．５μｍＸ６２．５μｍに３分割され、各々にＣｙ
、Ｇ、ＹｅＯ色フィルタが貼りつけられている。

次にカラーＣＯＤセンナユニット１１の動作に係わる電
気系統について説明する。電気系統はＣＣＤを動作させ
るイメージセンナドライブ回路とＣＯＤの出力信号を画
像情報に適した形に変換するアナログ処理回路からなる
アナログ処理部、アナログ処理部からの信号を記録形態
に適した信号に変換するデジタル処理回路とから成る。

また、アナログ処理回路とデジタル処理回路をまとめて
センナ信号処理部と呼ぶ。

まずイメージセンナドライブ回路から説明する。ただし
以下の説明ではＣＣＤチップ２１の駆動回路を例とする
。どの駆動回路は第１４図に示す様にＣＣＤチップ２１
の駆動用の２相クロツクＩ’ｌ　＋　ｙＩ２　、走査同
期信号ＳＨ、リセット信号Ｒ８及びＣＣＤ２１の出力信
号Ｏ８を扱う。

クロック信号０．の入力端子にはインバータ１４１が接
続され、インバータ１４１の出力には抵抗１４２及びス
ピードアップ用コンデンサ１４３とが並列に接続され、
さらにＭＯＳのクロックトライバ１４４の入力端子に接
続される。

このＭＯＳクロックトライバ１４４の出力端子はＣＣＤ
チップ２１のメ、端子に接続される。クロック信号ｆ１
２についてもクロック信号ａ、と同様である。また、走
査同期端子ＳＨ及びリセット信号Ｒ８にもクロック信号
ｙＩｔ　、　０２と同様にインバータ１４１１抵抗１４
２）コンデンサ１４３、ＭＯＳクロックトライバ１４４
が接続されている。

出力信号Ｏ８端子にはｎｐｎ　）ランジスタ１４５とコ
レクタ抵抗１４６エミツク抵抗１４７からなるエミツク
フオロワが接続されている。また、ＣＣＤチップ２１の
電源電圧＋Ｖはコンデンサ１４８．１４９を経てＣＣＤ
チップ２１のＯＤ端子に供給される。

２相クロツクダ１．り２は、ＣＣＤチップ２１の各ビッ
トに生じた電荷をビットシリアル釦転送するのに必要な
信号である。

走査同期信号ＳＨは、ＣＣＤチップ２１の電荷の転送上
１走査の区別をつける信号であり、リセット信号Ｒ８は
各画素の電荷が転送された後のビット（電荷）を消宏す
る信号である。また、信号Ｏ８は２相クロツク１ｌｆ１
ｆダ２に同期して出力されるＣＣＤチップ２１からの出
力信号であり、前述した第４図の通り、１チップ当り有
効信号（３０７２ビツト）とダミー信号と空送シ信号及
び光シールド画素による基準黒レベル信号とを出力する
。これらの信号はビット位置が正確に規定されており、
基準黒レベル信号は受光部の暗信号で、色に応じた真の
出力を得るために用いるものである。　　　　− 次にセンナ信号処理部を第１３図に示す。このセンナ信
号処理部は各ＣＯＤチップ２１〜２５ごとに独立に設け
られている。ここでは代表としてＣＣＤ２１に対する回
路につ込て説明することにする。

第１３図に示されるようにＣＣＤチップ２１からの出力
信号Ｏ８はバッファ回路部１３１を介してこの信号をシ
アン（Ｃｙ）　、グリーン（Ｇ）、イエロ　（Ｙｅ）、
ブラック（ＢＫ）の各色ごとに分ｍｆるマルチプレクサ
１３２に入力される。

そして、ダークレベル除去部１３３におりてマルチプレ
クサ１３２ａ、ｂ、ｃからの各色の出力信号（Ｃｙ、Ｇ
、Ｙｅ）と’ｖ　／Ｌ／チプレクサ１３２ｄからの基準
黒レベル信号（ＢＫ）との差をとり、光に応じた真の出
力を得て、さらに次段の色変換部１３４に入力するため
の電圧に増幅する。

色変換部１３４ではダークレベル除去部１３３からの各
色の出力（Ｃｙ、　Ｇ、　Ｙｅ　）から、ブルー（Ｂ）
、グリーン（Ｇ）、レッド（几）の原色信号を出力し、
かつＡ／Ｄ変換部１３５の入力信号レベルに、この原色
信号（Ｒ，Ｇ、Ｂ）を増幅して出力する。ＡＤ変換部１
３５は色変換部１３４からの信号をディジタル信号に変
換し、この人／Ｄ変換部１３５からの信号はメモリ部１
３９に記憶される。

マルチプレクサ１３２は前述の様にバッファ回路部１３
１からの出力信号を色毎に分離する４個のサンプルホー
ルド（Ｓ／Ｈ）回路１３２ａ〜１３２ｄから成る。また
、ダークレベル除去部１３３は３個の差動増幅器１３３
ａ−１３３ｃから成る。色変換部１３４は信号Ｃｙ、Ｇ
、ＹｅをＧ信号を基準に信号Ｂ、Ｇ、Ｒに変換するため
の３個の差動増幅器１３４ａ〜１３４Ｃから成る。Ａ／
Ｄ変換部１３５は色ごとに増幅された信号をデジタル信
号に変換する３個のＡ／Ｄ変換器１３５ａ〜１３５Ｃと
、そのデジタル出力をラッチする３個のラッチ回路１３
６ａ〜１３６Ｃとから成る。本実施例では原稿走査ユニ
ット１４の信号処理基板１６上には密着型カラーＣＯＤ
センナユニット１１とともＫＡ／Ｄ変換器１３５ａ〜１
３５Ｃｔでのアナログ処理回路系が搭載されており、ま
た、ラッチ回路１３６ａ〜１３６Ｃからメモリ部１３９
及び後述のデジタル信号処理部等を備えだ本体基板１２
４と、７レキシプル電線１７によって接続されている。

この様に、走査ユニット１４から本体基板１２４へは雑
音等の影響を受けにくいデジタル形態の信号が伝送され
、これにより、良好な画像再現を可能とする。

メモリ部１３９はＲ，Ｇ、　Ｂごとに設けられた記憶領
域１３９ａ−１３９ｃとから成る。

以上がＣＣＤチップ２１に対応して設けられたセンナ信
号処理部の主な構成であるが、これらの要素に加えて、
いくつかの制御要素が設けられている。これらについて
は、以下の詳細な図面をもって回路動作と共に説明する
。

第１５図（ａ）は原稿走査ユニット１４上の信号処理基
板１６の詳細な回路構成を示す。第１５図（ａ）におい
て、１７−１は移動部分であるイメージセンサ、照明ラ
ンプ、センサ信号処理部のうちのアナログ処理回路、イ
メージセンサドライブ回路、光学レンズ系を含む原稿走
査ユニット１４ヘイメージセンサ（ＣＣＤ）及びセンサ
信号処理部を駆動する為の複数通りのクロックパルス、
そして電源を供給するフレキシブル電線である。一方、
１７−２はセンナ信号処理部からのデジタル色信号を本
体に送出する為のフレキシブル電線である。

１５３はフレキシブル電線１７−１により送られてくる
複数通りのクロックパルスを各々受は取るクロックバッ
ファレシーバ、１５４はクロックバッファレシーバから
の信号をイメージ七／すが動作できる電圧まで昇圧する
イメージセンサクロックドライバ、２１は原稿台ガラス
上の原稿画像を読み取るイメージ七／す（ＣＯＤ）、１
．５６はイメージセンサ２１が出力する画像信号ＶＩＤ
ＥＯ中のＢＫ、Ｃ，Ｇ、Ｙの時系列カラー画素信号を取
部込み保持する為のテンプルホールド回路を各色に対応
したサンプルパルスＳＭＰＣ，ＳＭＰＧ、ＳＭＰＹ及び
ＳＭＰＫに従って駆動するサンプルホールドドライバ、
１５７はイメージセンサ２１が出力するＢＫ、　Ｃ，Ｇ
。

Ｙの時系列カラー画素信号を受は取るバッファトランジ
スタ、１５８はバッファトランジスタ１５７が出力する
ＢＫ、Ｃ，Ｇ、Ｙ時系列カラー画素信号を各色毎のサン
プルホールド回路に伝送する為のデマルチプレクサ・バ
ッファトランジスタである。

１５０９〜１５】２ば、イメージセンサ２１が出力する
Ｃ、Ｇ、Ｙ、ＢＫ時系列カラー画素信号をそれぞれンア
／、グリーン、イエロ、ブラックレベルの４系総並列に
分離して取り込み保持する為のスイッチとして動作する
Ｃトランジスタスイッチ、Ｇｌ−ランジスタスイッチ、
Ｙｌ−ラ／ジスタスイッチ、ＢＫ）ラノジスタスイッチ
。

１５１４〜１５１７は上記トランジスタスイッチ１５０
９〜１５１２の出力電圧をそれぞれシアン信号電圧■ｃ
′、グリーン信号電圧ＶＣ’　、イエロ信号電圧Ｖン及
びブラックレベル信号電圧ＶＢＫに保持するＣホールド
コンデンサ、Ｃホールドコンデンサ、Ｙホールドコンデ
ンサ、ＢＫホールドコンデンサである。１５１８〜１５
２０は上記Ｖ’ｃ　ｔ　Ｖ’Ｇ　ｔ　Ｎ’Ｙ中に含まれ
ているＶＢＫ成分を除去し、かつ増幅するそれぞれＣ高
入力差動ＦＥＴ、Ｇ高入力差動ＦＥＴ％Ｙ高入力差動Ｆ
ＥＴである。

１５２１〜１５２３は上記Ｃ，Ｇ、　Ｙ缶高入力差動Ｆ
ＢＴ１５１８〜１５２０１ＣてＶａｇ成分を除去されそ
れぞれα、β、ｒ倍に増幅された色画素信号すなわちα
ｖｃ、βＶａ　＊　１”　Ｍｙに含まれる直流成分を除
去させるＣレベル７フタトランジスタ、Ｇレベルシフト
トランジスタ、Ｙレベルシフタトランジスタ、１５２４
〜１５２６は上記レベルシフトトランジスタ１５２１〜
１５２３の出力を低出力抵抗に変換するそれぞれＣエミ
ッタフォロワトランジスタ、Ｃエミッタフォロワトラン
ジスタ、Ｙエミッタフォロワトランジスタである。

１５２７はＣエミ？タフォロヮトランジスタ１５２４及
びＣエミッタフォロワトランジスタ１５２５よりの出力
を受は両信号の差成分を取ν出し、かつ１／Ｈ倍に増幅
、すなわちＩ／Ｈ・ＶＢなる色差信号を作υ出すＢ差動
アンプバッファ、１５２８はＣエミッタフォロワトラン
ジスタ１５２５よりめ出力を受け１／Ｊ倍に増幅、すな
わち１／Ｊ−ＶＧとするＧ差動アンプバッファ、１５２
９ばＣエミッタフォロワトランジスタ１５２５よりの出
力及びＹエミッタフォロワトランジスタ１５２６よシの
出力を受は両信号の差成分を取部出し、かつｌ　／　Ｉ
倍に増幅、すなわち１／Ｉ・ＶＲなる色差信号を作９出
すＲ差差動アンプバッファである。１５３０ｉｉ：Ｂ差
差動アンプ１５２７が出力するアナログ画素信号をＡ／
ＤクロンクＢに従ってデジタル画素信号に変換するＢＡ
／Ｄ変換器、１５３１はＧ差動アンフハツ７ア１５２８
が出力するアナログ画素信号をＡ／ＤクロックＧに従っ
てデジタル画素信号に変換するＧＡ／Ｄ変換器、１５３
２はＲ差動アンプバッファ１５２９が出力するアナログ
画素信号をＡ／ＤクロックＲに従ってデジタル画素信号
に変換するＲＡ／Ｄ変換器である。

１５３３ばＡ／Ｄ変換器１５３０〜１５３２が夫々出力
するブルー、グリーン及びレッドの各デジタル画素信号
を受け、フレキシブルｔ＃１７−２によって各色デジタ
ル画素信号を本体へ送出する為のライントライバ、また
、１５３４は各Ａ／Ｄ変換器１５３０〜１５３２にデジ
タル変換の基準電圧を供給するボルテージリファレンス
である。

以下上述した第１５図（ａ）、　　（ｂ）Ｋよりイメー
ジセンナドライブ回路、センナ信号処理部の動作を説明
する。本実施例センサユニット１１は前述の通り５つの
ＣＣＤチップ２１〜２５から構成されており、この５つ
のＣＯＤチップに対してそれぞれ以下説明する回路が独
立に設けられ、並行に動作する。従って、１ラインの画
像処理の時間の短縮化がなされるとともに、Ａ／Ｄ変換
器等の各素子もそれほど高速動作する必要がなくなる。

イメージセンナ２１を動作させる為には第１５図（ｂ）
にて示される■ＳＨパルス、■１１１パルス、０ｇ２パ
ルス、■ＲＳパルスが必要である。

このパルスの役目は前述した通シであるが、イメージセ
ンサの性質上これら駆動パルスは本体側のパルス電圧と
比較して高いパルス電圧を必要とする。従って、本体側
に設けられる第１３図のＣＣＤ用パルス発生器１３７に
よって発生させられた各センナ駆動パルスはフレキシブ
ル’ｌ綴１７−１を通りクロックバッファレシーバ１５
３にて波形整形され、更に、イメージセンサクロックト
ライバ１５４により、前述した高パルス電圧を形成した
後、イメージセンナ２１〜２５に与えられる。

イメージセンナはこのパルス電圧を受は人力光に応じた
シアン、グリーン、イエロｃｖ色分ｍ信号Ｖ′ｃ＋　”
’Ｇ　＋　Ｖ；及び前述されている光シールド画素信号
■ＢＫを第１５図（ｂ）■に示すように時系列で出力す
る。

上述イメージセンナドライブ回路により駆動されたイメ
ージセンサは、正確にはＶＢＫ　＋　Ｖ（＋ｖ′Ｇ、Ｖ
′Ｙ、ｖ′ｃ、Ｖ′Ｇ、ｖ′Ｙ、・・・・・・）順で画
素信号電圧をはき出してくるが、これらのアナログ画素
信号を本体のデジタルデータ処理部へ送出するまでにい
くつかのアナログ信号処理、及びアナログ量のデジタル
化を行わなければならない。このアナログ処理のひとつ
が色変換である。これはセンサが出力するシアン、グリ
ーン及びイエロの色画素信号を、−面素毎にそれぞれの
相互演算を行いブルー、グリーン及びレッドに変換する
。これはセ／すの特性としては直接ブルー。

グリーン及びレッドの信号を出力するより、シアン、グ
リーン及びイエロの信号を出力した方が高い信号レベル
（高コントラストな信号）が得られること、一方デジタ
ルカラー画像処理部の特性としてはブルー、グリーン及
びレッドの信号を受けた方が回路が簡単になること等の
相互の食い違いにより、センサが出力するシアン。

グリーン及びイエロ信号をわざわざブルー、グリーン及
びレッドに変換するのである。もう一つのアナログ処理
は、イメージセンナが出力するシアン、グリーン及びイ
エロの色分離信号中に一様に含まれている浮動電圧成分
を除去することである。この浮動電圧成分を以下■ＢＫ
と称するが、これはイメージセンナ内部のフォトダイオ
ードの暗電圧変動及びＣＯＤチャネルの電荷変動等に起
因するものでイメージセンナの出力電圧ｖｃ′、■Ｇ′
、■Ｙ′中に同一レベルで存在すると考えられる。よっ
て上記色変換を行う前にこのｖａｉｃなる浮動電圧成分
を各色成分より取９除き純粋な色信号電圧成分を注出す
る。また他のアナログ処理は色変換されたブルー、グリ
ーン及びレッドのアナログ量色信号をデジタル量に変換
する為にＡ／Ｄ変臭器の入力レベルに合わせることであ
る。更に他のアナログ処理は上述色変換を行う為に、つ
まりシアン→グＩＪ　　７→イエロなる順で時系列に送
られて来る色画素信号間で■ｃ−Ｖ。、あるいは■Ｙ−
−の減算処理を行う為に時系列を並列に直す処理である
。

センナ信号処理部の色変換処理に係わる動作を第１５図
（ａ）、　　（ｂ）にて説明する。まずイメージセンサ
より出力される時系列色信号に、前述した浮動電圧成分
ＶＢＫが含まれていることを考慮シ、コノ時系列色信号
ヲｖｃ′＝（ｖｃ＋ｖＢＫ）。

ＶＧ’　＝（Ｖｃ＋Ｖａｘ）・■ｙ’　＝（ＶＹ＋ＶＢ
Ｋ　）　トｆ　ルコトに：する。バッファトランジスタ
１５７のベースニ印加されたイメージ七／す時系列カラ
ー信号及び浮動電圧成分、■ｃ′、ＶＧ′、ｖＹ′、Ｖ
ＢＫは、さらにデマルチプレクサバッファトランジスタ
１５８に入力される。このトランジスタ１５８のエミッ
タには各色毎にトランジスタスイッチ１５０９〜１５１
２が逆バイアス状態で接続される。そして、サンプルホ
ールドドライブトランジスタ１５６からのサンプルパル
スが来ない時には各々トランジスタスイッチのエミッタ
とコレクタ間が高抵抗となりコレクタに接続されている
サンプルホールドコンデンサ１５１４〜１５１７高入力
及び差動ＦＥ’Ｔ１５１８〜１５２０はデマルチプレク
サバッファトランジスタ１５８のエミッタから切り離さ
れた状態になる。これが信号ホールド動作である。

一方、本体より７レキシプ／’ｉｔ線１７−１によシ送
られて来る第１５図（ｂ）の■、■、■。

■に示す、ブラック、シアン、グリーン、イエロ各々の
す／グルパルスＳＭＰＫ、　ＳＭＰＣ，ＳＭＰＧ。

ＳＭＰＹ　が図示される適切なタイミングでサンプルホ
ールドドライブトランジスタ群１５６に与えられると、
各々のサンプルパルスが与えられた順Ｋ、ｔ　ｆｘ　ｂ
　チ時系列Ｖｉ　Ｋ　Ｉ　Ｖｃ’　、　Ｖｃ’　、　’
Ｖｙ’　するトランジスタ１５８のエミッタ底圧が１５
１７゜１５１４．１５１５．１５１６の順です／グルホ
ールドコンデンサに移動してくる。ここにて時系列の各
色信号電圧と浮動成分電圧は並列なそれぞレノＶａ　Ｋ
　、　Ｖｃ’　−Ｖａ’　、　’ＶＹ’　Ｋ分割、即ち
、デＷ　／Ｌ／チプレクスされる。各々のサンプルパル
スが通過して行くと各トランジスタスイッチはただちに
４　ト０高抵抗状’ｆＣ４Ｋ　ｆｘ　リＶＢＫ　、　Ｖ
ｃ’、　Ｖａ’、　Ｖｙ’ナル電圧は夫々のサンプルホ
ールドコンテンサ１５１４〜１５１７に保持されたまま
になる。

サンプルホールトコンデンサ１５１４〜１５１６の夫々
に一方の差動入力を接続し、各他方の入力を浮動電圧成
分用のホールドコンデンサ１５１７に接続した３つの高
入力差動ＦＫＴ１５１８〜１５２０のドレイ／出力電圧
は差動増幅器の特性によシ以下の様な出力電圧を発生す
る。

Ｏ差動ＦＥＴ出力１５１８ α（Ｖｃ’　−ＶＤＫ）　＝（１（ＶＣ＋ＶＤＫ　Ｖｏ
Ｋ）＝（！ｖｃ　−（１）ただしαばこのＦＥＴ回路の
電圧利得０　差動Ｆ　Ｅ　Ｔ出力１５１９ β（Ｖｃ’　　Ｖｏｘ）＝β（Ｖｃ＋Ｖｏｘ　−ＶｏＫ
）＝βＶｃ　　−・・（２）ただしβはこのＦＥＴ回路
の電圧利得Ｏ差動ＦＥＴ出力１５２０ｒ　（ＶＹ’　−ＶＤＫ　）ニア”（ＶＹ＋ＶＤＫ　−
ＶＤＫ）＝ｒＶＹ　−・・（３）ただしｒはこのＦＥＴ
回路の電圧利得上式ｍ、　（２）、　（３）で示される様に各Ｆ’ＥＴ
出力には浮動成分電圧ＶＤＫを除去され、かつ一定利得
倍された色画素信号αｖｃ、β■Ｇ、γｖＹが現われる
（第１５図（ｂ）［相］、■、＠）。

ここで示したα、β、γなる利得係数は色変換に必要な
マトリクス定数となる。すなわちシアン、グリーン、イ
エロ信号からブルー及びレッドに対応する信号ＶＢ及び
■Ｒを作成する為には以下なる演算を必要とするからで
ある。

Ｈ，ＶＢ＝α、ｖｃ−βｖＧ　　ただしＨは定数・・・
・・・・・・（４）Ｊ、ｖｏ＝βｖｏ　　　　　ただし
Ｊは定数・・・・・・・・・（５）■、ＶＲ＝γ、■Ｙ
−β■Ｇ　　ただし工は定数・・・・・・・・・（６）
各高大力差動ＦＥＴ１５１８〜１５２０の出力はレベル
シフタトランジスタ１５２１〜１５２３に与えられ、各
αｖｏ　ｌβ”Ｇ　ｒγｖＹなる各色画素信号に重畳さ
れた直流オフセット電圧を並行して除去された後、エミ
ッタフォロワトランジスタ１５２４〜１５２６へ与えら
れる。エミッタフォロワトランジスタ１５２４〜１５２
６で低出力抵抗ドライブされ−たαｖｏ・β■Ｇ、ｒｖ
Ｙ　の各カラー画素信号は色差検出差動アンプバッファ
１５２７〜１５２９に与えられる。

差動アンプバッファ１５２７はその入力に与えられたα
、■ｏ、β・■Ｇの各色信号電圧を差動増幅器の特性に
より（４）式で示される演算動作を行うことにより、か
つその増幅能力により（４）式のＨ項を除去することで
純粋なＶＢなる色変換出力を作り出す（第１５図（ｂ）
■）。また、差動アンプバッファ１５２９は同様に入力
に与えられたｒ・■Ｙ、β■Ｇの各色信号電圧を受け（
６）式で示される演算動作を行い、かつ増幅作用により
１項を除去した純粋なり几なる色変換出力を生み出すＩ
Ｅｌ　５図（ｂｏｏ）。更に、差動アンプバッファ１５
２８は通常のアンプバッファとして動作し、前段から送
られたβＶＧなる色信号を増幅しく５）式の５項を打ち
消すことで上述ＶＢ　＋　■Ｒｌに対してそれぞれ１対
１となるＶＧ色信号を出力する。以上の差動アンプバッ
ファ１５２７〜１５２９の動作は同一タイミングで行な
う必要はなく、前段の位相差をもったままの各色信号に
より実行される。

こうして色変換されＶＢ、■Ｇ、ｖａとなった色画素信
号は各Ａ／Ｄ変換器１５３０〜１５３２に与えられ本体
側のＡ／Ｄパルス発生器から出力され゛るＡ／Ｄ変換用
クロりクＡ／Ｄ　　ＣＬＫＢ、Ｇ、Ｒに従ってアナログ
デジタル変換された後、ラインバッファ１５３３により
駆動される７レキシプルｆｉ線１７−２を通して本体デ
ジタルカラー処理部へと送出される。

ここでＡ／Ｄ変換器１５３０〜１５３２は画像信号に対
する濃度補正（γ補正）を考慮した一つの関数に基づい
たＡ／Ｄ変換動作を行う。

すなわち　　Ｄ＝−１ｏｇＲＤ＝光学的反射濃度Ｒ２反射率なる式で示される関数変換である。この変換動作のため
にＡ／Ｄ変換器１５３０〜１５３２には量子化に必要な
基準電圧を外部から供給する構成になっているが、この
複数の基準電圧設定端子間に印加される電圧を等分化せ
ず、非線形な電圧１５３４を供給し折れ線的関数近似と
するのである。

こうして対数Ａ／Ｄ変換され極性を反転させられた反射
率データであるアナログ色画素信号Ｖｎ、Ｖｏ＋ＶＲハ
、Ａ／Ｄ変換器１５３０〜１５３２を出た時点で８ビツ
トのデジタル量へＩ　ＤＧ　＋ＤＢなる濃度データとな
って本体に送出されることになる。この様に、Ａ／Ｄ変
換器１５３０〜１５３２により、入力するアナログ色信
号に対するＡ／Ｄ変換と同時に画像信号のγ補正がなさ
れる。

第２４図は前述のＡ／Ｄ変換器１５３０〜１５３２の入
出力特性である。図の如く３点の接点を有し、これらを
結ぶことにより指数関数に折れ線近似させている。尚、
この入出力特性は、フィルタを含むセンサやプリンタ等
の特性に適したものが設定されるものである。

以上の様にＡ／Ｄ変換器１５３０〜１５３２により８ビ
ツトの２５６階調のディジタル信号ニ変換されたＢ、Ｇ
、Ｒに対応する濃度データＤＢ。

Ｄｏ　＋　ＤＲは本体側に設けられ、Ａ／Ｄパルス発生
器１３８より出力されるラッチクロック（ＣＬＫ）にて
ラッチ動作するラッチ回路１３６ａ〜１３６Ｃにより位
相がそろえられる。

ここで、このディジタル信号の信号数を評価する。本実
施例では連続したＣＣＤチップ２１からの信号を前述の
如くマルチプレクサ１３２によって１ビツトずつ３色に
分離している。従って、ラッチ回路１３６に取込まれる
各色ごとの信号数は第１７図の如く、ＣＣＤチップ２１
からの信号数に対して１／３となっている。

例えば、ＣＣＤチップ２１内の読取有効領域は３０７２
ビツトなのでＲ，Ｇ、Ｂの１つの色に対応した出力信号
はその１／３の１０２４ビツトとなる。

以上の様な信号がメモリ部１３９にクロックＣＬＫＩに
従って記憶される。メモリ部１３９は各ＣＣＤチップ２
１〜２５に対応し、かつ、各色（Ｒ，、Ｇ、Ｂ）に応じ
て記憶領域が設定されている。ＣＣＤチップ２１に対し
てはＢ、Ｇ及びＲに記憶領域１３９ａ、１３９ｂ及び１
３９Ｃが夫々設定されている。また、後述するが、この
記憶領域の容量はＣＣＤチップ２１〜２５の配置によっ
て異なる。つまり、前述した様に、本実施例においては
１本の集束性ロッドレンズアレイ１２によって４ライン
の空間距離のあるＣＣＤチップ２１〜２５上に画像を集
光しているので、第１列のＣＣＤチップ２１　、２３　
、２５と第２列のＣＣＤチップ２２．２４が同一時間に
読取っている画像は常に４ラインずれた位置の画像を見
ていることになる。よって、この場合、この４ライン分
の画像ずれを補正し、同一ラインの連続信号の形成を上
記のメモリ部によって行なう。

ここで、メモリ部１３９ａ〜１３９ｃはスタティックＲ
Ａ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ
　）であり、１ライン分のメモリの容量は前述の様に１
画素当り８ビツトの信号なので１０２４Ｘ８ビツトであ
る。従って、アドレスは８ビット単位でＯ〜１０２３番
地までを設定している。

以下、このメモＩＪ　１３９　ａ〜１３９ｃへの情報の
書込み、読出しについて説明するが、特に留意するのは
、ＣＣＤチップ２１〜２５の配置と集束性ロッドレンズ
アレイ１２による主走査方向の信号の重なり除去と、副
走査方向の信号のつなぎである。

第１６図に、前述のメモリ部１３９の制御を行なうメモ
リ制御部１４０とメモリ部１３９の内、ブルーの濃度デ
ータに対応したメモリ１３９ａを示す。メモリ制御部１
４０は、ライトアドレスカウンタ１６１、リードアドレ
スカウンタ１６２）メモリブロックセレクタ１６３、Ｃ
８制御部１６４．１６５．１６６、倍率セレクタ１６７
．１７１　Ｒ／Ｗ制御部１６８，１６９，１７０より成
る。

メモリ１３９ａは、ＣＣＤ２１に対応したメモリブロッ
ク１７２とＣＣＤチップ２２に対応したメモリブロック
１７３、ＣＣＤチップ２３に対応したメモリブロック１
７４、ＣＣＤチップ２４に対応した１７５、ＣＣＤチッ
プ２５に対応したメモリブロック１７６からなる。また
、各メモリブロック１７２〜１７６は複数の小メモリブ
ロックから構成され、この小メモリブロックの各々は１
ライン分の色情報（８Ｘ　１０２４ピツト）を蓄積する
。

次にメモリ１３９ａの各メモリブロック１７２〜１７６
の容量について説明する。第３図及び前述のとおりＣＣ
Ｄチップ２１．２３．２５とＣＣＤチップ２２．２４は
４ラインの空間距離をもっている。通常、切換バッファ
として各ＣＯＤチップに対して２ラインの小メモリブロ
ックを持つことを考えると、小メモリブロックから出力
される各ＣＯＤチップの画像を主走査方向に接続したデ
ータは、ＣＣＤチップ２１　、２３　。

２５とＣＣＤチップ２２．２４の領域で４ラインずれた
画像データとなってしまう。そこで、本実施例では、副
走査において先行して画像を読取るＣＣＤチップ２２．
２４の画像データを小メモリブロックに１ラインごと蓄
積しておき、後行するＣＣＤチップ２１，２３．２５が
、先行するＣＣＤチップ２２．２４が同一ラインの画像
データを読取った時に同期して蓄積されていたＣＣＤチ
ップ２２．２４の画像データをＣＣＤチップ２１．２３
．２５とともに読出す様にしている。この様にすること
により、常に各ＣＯＤチップ２１〜２５から同一ライン
のデータが出力されることになる。

ここで各メモリブロックを構成する小メモリブロックの
ブロック数について考えてみる。例えば、隣り合ったＣ
ＣＤチップ２１とＣＣＤチップ２２の関係から考えると
、等倍読取時、先行するＣＣＤチップ２２が現在走査し
ている位置と同一ラインをＣＣＤチップ２１が走査する
までに、４ライン分の時間差があり、結局、先行するＣ
ＣＤチップ２２と後行するＣＣＤチップ２１の夫々の有
する小メモリブロック数の差は、４ラインとなる。そし
て、後行するＣＣＤ２１に対してはリード、ライト用に
２ライン必要であるから、先行するＣＣＤ２２に対して
は合計６ラインの小メモリブロックが最低必要となる。

次に、副走査の速度を可変して変倍読取を行なう場合を
考えて見る。尚、主走査方向の変倍は、画像信号の間引
き或いは水増しにより電気的に実行される。この場合も
、書込みと読出しのタイミングは前述のとおり、先行す
るＣＣＤチップ２２．２４と後行するＣＣＤチップ２１
゜２３．２５が同一ラインを走査した時であるから、４
ラインの空間距離がある場合、変倍率は１／４の倍数に
現定されてしまう。以上のことを考慮して、各ＣＯＤの
各倍率時の必要メモリブロック数を求めると、以下のよ
うになる。

ＣＣＤ２１，２３，２５：ＣＣＤ２２，２４×０．５倍
：２４Ｘｏ、７５倍　；２５ ×１倍＝２６Ｘｌ、２５倍　：２７ ×１６５倍＝２８以上のことをまとめると、ＣＣＤのチップ間距離をＮラ
イン、先行させるＣＣＤチップ数ａ１後行するＣＣＤチ
ップ数すとすると、倍率単位Ｂ１最大倍率Ｌ１先行する
ＣＯＤチップの必要メモリライン数Ｍ１センサ全体のト
ータルライン数Ａには次の様な関係がなり立つ。

Ｂ＝１／ＮＭ＝Ｌ−Ｎ＋１Ａ　＝　ａ　（Ｌ−Ｎ＋２）＋２ｂ故に本実施例では、変倍の倍率はＸｏ、７５．Ｘｉ。

Ｘｌ、２５の３種数としているので、メモリブロック１
７２，１７４，１７６は２ライン、メモリブロック１７
３，１７５は６ラインの小メモリブロックを持ち、全体
で１色当り、１８ライン分の小メモリブロックを有する
。

次に、第１８図に小メモリブロックの構成図を示す。小
メモリブロックの各々はスタティックＲＡＭ１８２（８
Ｘ１０２４ビツト）と、スタティックＲ，ＡＭ１８２の
ライトアドレス（Ｗ−ＡＤＤ几ｇｓｓ）とリードアドレ
ス（Ｒ，−ＡＤＤＲＥＳＳ）を切換えるデータセレクタ
１８１、ＣＯＤチップからの画像データ信号の入出力を
制御するバスドライバ（ＢＵＳＳドライノリ１８３゜１
８４、及び、ＯＲ回路１８５、インバータ１８６から成
る。

ここで、以上の制御に関して第１６図、第１８図の回路
図及び、タイミングチャート第１７図。

第１９図、第２０図、第２１図により説明する。

尚、第１７図は前述したセンサ信号処理部のタイミング
チャート、第１９図はＸｏ、７５倍の変倍読取時におけ
る各小メモリブロックに対応したチップセレクト信号Ｃ
８とリードライト信号Ｒ／　’Ｗのタイミングチャート
、第２０図は×１倍の変倍読取時における各メモリブロ
ックに対応したチップセレクト信号Ｃ８とリードライト
信号Ｒ／Ｗのタイミングチャート、また、第２１図は、
Ｘｌ、２５倍の変倍読取時における各小メモリブロック
に応したチップセレクト信号Ｃ８とリードライト信号Ｒ
／Ｗのタイミングチャートである。

まず、上記３通りの倍率を代表して等倍（×１倍）時の
画像読取の制御について説明するが、ここでは、先行す
るＣＣＤチップ２２と後行のＣＣＤチップ２１をもって
、他のＣＣＤチップ２３．２４．２５の動作に代表させ
ることとする。

第１６図において、各メモリブロックのスタティックＲ
ＡＭへのデータの書込みのアドレス制御をライトアドレ
スカウンタ１６１がクロックＣＬＫＩをカウントするこ
とにより行ない、リードアドレスカウンタ１６２は各メ
モリブロックのスタチックＲＡＭの読出しのアドレスの
制御をＣＬＫ２をカウントすることにより行なう。この
時、各小メモリブロックに書き込まれるデータ数は前述
のとお・す１０２４画素数分であり、これを読出す時は
、５つの小メモリブロックからＡ３版短手の長さ分のデ
ータ（２９７“Ｘ１６＝４７５２画素）を一度に読出さ
なければならない。従って、リードアドレスカウンタ１
６２に印加されるクロックＣＬＫ２はライトアドレスカ
ウンタ１６１に印加されるクロックＣＬＫＩの４．５倍
であり、各ＣＯＤチップを駆動するクロックφ１．φ２
の１．５倍の周波数を必要とする。また、リードカウン
タ１６２は１３ビツトのカウンタで、下位１０ビツトが
リードアドレスとして出力され、上位３ビツトがメモリ
ブロックセレクタ１６３に出力サレル。

メモリブロックセレクタ１６３は上述のり一ドアドレス
カウンタの上位３ビツトのデータをデコードし、各メモ
リブロック１７２〜１７６のデータ巾を決定している。

つまり、各メモリブロックのデータを１ラインに接続し
た全データ量５１２０（１０２４Ｘ５）に対して出力の
必要なデータ量は４７５２であるので、その差３６８ビ
ットを除去する必要がある。そこで、リードアドレス力
“ウンタ１６２の出力するアドレスの初期値を指定する
ことで、各ＣＯＤチップの前後のデータを削除すること
により、全データ量を４７５２としている。

１６４．１６５．１６６は前述の如＜Ｃ８制御部であり
、デジタルデータ処理部からのプリンタのライン同期信
号Ｈ３とＮＣに同期したＨ８とＮＣ２をカウントするラ
インカウンタ１（１６４１）とラインカウンタ１（１６
４１）からのＬＤ信号により動作するラインカウンタ２
（１６４２）、ラインカウンタ１（１６４１）とライン
カウンタ２（１６４２）および、メモリブロックセレク
タ１６３の信号を合成スルＣＳマトリックス回路１６４
３から構成されている。

このＣＳ制御部１６４，１６５，１６６は変倍率の段数
に対応して設けられ、本実施例は、Ｘ１１Ｘ０．７５１
Ｘ１．２５の夫々に対応して３組有している。

１６８．１６９．１７０は前述の如（Ｒ，／Ｗ制御部で
あり、各倍率に対応したＣ８制御部１６４．１６５．１
６６のラインカウンタ１（１６４１）及び２（１６４２
）の出力を合成し、各メモリブロックのＲ／Ｗ信号を作
っている。また、Ｒ／Ｗ制御部１６８，１６９．１７０
もＣ８制御部１６４〜１６６同様、変倍率の段数分設け
られる。

上述のＣＳ制御部１６４〜１６６及び、Ｒ／Ｗ制御部１
６８〜１７０によって作られた、各倍率に対応したＣ８
．Ｒ，／Ｗ信号は倍率セレクタ１６７．１７１により、
倍率に対応して選択され各メモリブロックのスタティッ
クＲＡＭに入力される。

さて、第２０図はｘ１倍の画像読取時におけるＣ　Ｓ　
、　Ｒ／Ｗ信号のタイミングチャートである。Ｃ３及び
Ｒ，／Ｗに付けた数字１１．１２は小メモリプａｙ７り
１７２ａ　、ｂに、２１〜２７は小メモリブロック１７
３ａ〜１７３ｇに、３１゜３２は小メモリブロック１７
４ａ、ｂに、４１〜４７は小メモリブロック１７５ａＮ
ｇに、また、５１．５２は小メモリブロック１７６ａ。

ｂに各信号が対応することを示す。先行するＣＣＤチッ
プ２２が第１回目の走査をすると、ＣＣＤチップ２２に
対応したメモリブロック１７３の小メモリブロック１７
３ａに対応シタＣ８２１を“０″にし、Ｒ，／’Ｗ２１
を“０“とする。この状態で第１８図のデータセレクタ
１８１０Ａつまり、ライトアドレスカウンタ１６１から
のライトアドレス（Ｗ−ＡＤＲＢＳＳ）が選択され、ま
た、バスドライバ１８３が動作状態となり、バスドライ
／＜　１８３を介してＣＯＤチップからのデータがスタ
ティックＲＡＭ１８２に入力される。同時にオア回路１
８５により、Ｒ，／Ｗが“０″の時ライトパルスＷ−Ｃ
ＬＫ（第１６図及び第１８図）がスタティックＲＡＭ１
８２のＷＥ端子に入力される。以上の様にすることによ
り、ＣＣＤチップ２２の第１ライン目の走査のデータが
メモリブロック１７３の小メモリブロック１７３ａのス
タティックＲＡＭＩ　８２に蓄積される。尚、同時にＣ
ＣＤチップ２４の第１ライン目の走査のデータがメモリ
ブロック１７５の小メモリブロック１７５ａに蓄積され
る。

同様にして、２ライン目の走査ではＣ８２２とＲ／Ｗ２
２が選択され、ＣＣＤチップ２２に対応したメモリブロ
ック１７３の小メモリブロック１７３ｂのスタティック
ＲＡＭに２ライン目のデータが記憶される。この様にし
て、３゜４ラインの画像の記憶を行ない５ライン目の走
査になると、後行するＣＣＤチップ２１がＣＣＤチップ
２２が第１回目の走査を行なったのと同−ラインを走査
し、この走査によって得たデータがＣＣＤチップ２１に
対応したメモリブロック１７２の小メモリブロック１７
２ａに記憶される。ここで、同一ラインのデータ、つま
り、゛小メモリブロック１７２ａのデータと小メモリブ
ロック１７３ａのデータがそろったことになる０次の第６ライン目の走査の時に、まず、Ｃ８１１が“Ｏ
”　、Ｒ／Ｗｌ　１が“１″′となり、データセレクタ
１８１のＳが“１″でＢが選択されリードアドレスカウ
ンタ１６２からのリードアドレス（Ｒ−ＡＤ　Ｒ，Ｅ　
Ｓ　Ｓ　）がＣＣＤチップ２１に対応したメモリブロッ
ク１７２の小メモリブロック１７２ａのスタティックＲ
ＡＭ　１８２に入力され、また、ＷＥが“ｌ”、ａｓが
“０″。

バスドライバ１８４がインバータ１８６により“０″に
なり選択されるので、リードアドレスに同期してスタテ
ィックＲＡＭのデータがバスドライバ１８４を介して出
力される。つづいてＣ８１１が“１″になるとＣ８２１
が“０″になり、小メモリブロック１７３ａのスタティ
ックＲＡＭのデータが小メモリブロック１７３ａのデー
タに連続して出力される。

以下、第２０図のタイミングチャートに従い、各メモリ
ブロックのＣＳ　、　Ｒ／Ｗが順次選択され、データの
入出力を行ない、１ラインにつながったデータを出力す
る。これは、第１７図に示すごと＜、Ｒ，Ｇ、Ｂ３色同
時に行なわれる。

（Ａ／Ｄ出力Ｂ、Ｇ、Ｒ）第１９図はＸ　０．７５倍、第２１図はＸｌ、２５倍の
画像読取時のＣ８とＲ，／Ｗ信号のタイミングチャート
であり、第２０図の制御と同様の制御がタイミングチャ
ートに従って行なわれる。

以上の様にして、同一画素に対して位相のそろった８ビ
ツトの色分解画像データ信号ＤＲ２Ｄｏ。

ＤＢはメモリ１３９から読出され第２２図以後の処理が
施される。即ち、色補正回路２２１では通常マスキング
と呼ばれる以下（１）で糸される処理を行ない、イエロ
Ｙ、マゼンタＭ、シアンＣ信号を形成し、また、スミ版
生成、及び下色除去回路２２２では以下（２）で示され
る処理を行なう。

（１）　　マスキング・・・・・・入力１画素データｒ
　ＤＢ　＋　ＤＧ　ｒＤＢに対して、次式で示される行
列演算を施し、印刷トナーの不要色成分吸収を行ない、
Ｙ　ＩＭ、Ｃ信号を形成する。

ここで係数ａ＋　＋ｂｔ　＋　Ｃｔ　　（ｉ　＝１〜３
　）は適正値に設定されるべきマスキング係数であ−る
。

（２）　　スミ版生成・下色除去・・・・・・Ｙ、Ｍ、
Ｃ信号の最小値、即ち、ＭＩＮ（Ｙ、Ｍ、Ｃ）＝にとし
た時Ｙ’＝Ｙ−αに、Ｍ’＝Ｍ−βに、Ｃ’＝Ｃ−γに
で印字すべきトナー量を示す各色信号Ｙ′。

Ｍ’、Ｃ’を決定し、更にＢＫ＝δｋをスミ版として黒
印字に用いる。（α、β、γ、δは適正値に設定する）この様にして得られた各画像データＹ’　、’Ｍ’　。

Ｃ’、ＢＫ（ブラック）は最終的にプリンタで印字され
るトナー画像の基礎データとなるわけであが後述する様
に、本システムにおけるカラープリンタはＹｅ　（イエ
ロー）のトナー画像２Ｍ（マゼンタ）のトナー画像、　
Ｃｙ　（シアン）のトナー画像及びＢＫ（クロ）のトナ
ー画像は同時にプリントアウトするのではなく各画像を
順次、転写紙に転写し、４色を順次重ね合わせることに
より、最終的なカラープリント画像を得る方式を採用し
ている。

よって、ここで得られた各色データＹ’　、　Ｍ’　。

Ｃ’、ＢＫをカラープリンタの動作に対応して選択する
必要があり、セレクタ２２３により、スミ版生成及び下
色除去回路２２２の出力するＹ′。

Ｍ’、Ｃ’、ＢＫ（ブラック）より１色を選択する。従
って、本システムでは１力ラー画像を読取り、プリント
アウトするのに４回の原稿露光動作と４回のトナー画像
形成過程を必要とする。

さて、カラープリンタ１２２の動作に対応して選択され
た色分解画像は、画像領域分離回路２２４にて文字、記
号、ライン等の文字領域と写真等の中間調画像領域に分
離され、中間調画像に対しては多値化処理回路２２５の
多値化処理（通常ディザ処理と称する）を、文字領域に
対しては２値化処理回路２２６において単一閾値にて２
値化処理され、８ビツト２５６階調で転送された画像デ
ータを各画素毎に“１“、“０″のドツトイメージに変
換する。

第１２図１２２はプリンタの断面図であるが、本カラー
プリンタは電子写真方式のレーザビームカラープリンタ
であり、感光ドラム１２５を有する。また、第２３図に
潜像形成部の詳細図を示す。作像過程を説明する。前述
のカラーリーダ１２１で読み込まれた色分解画像は第２
２図の各ブロックを経てドツトイメージに展開され、カ
ラー画像に対応したドツトデータは最終的に第２３図の
半導体レーザ２３１を変調する。

画像に対応して変調されたレーザ光は高速回転するポリ
ゴンミラー１２６により、第２３図Ａ→Ｂの巾で高速走
査し、ミラー１２９に反射されて、帯電器１２１１にて
一様帯電されている感光ドラム１２５表面に画像に対応
したドツト露光・を行なう。

レーザ光の１水平走査は画像の１水平走査に対応し、本
実施例では１／１６ｍｍの巾である。

−力感光ドラム１２５は矢印方向に定速回転しているの
で、主走査方向には、前述のレーザ光走査、副走査方向
には感光ドラム１２５の定速回転により、逐時、感光ド
ラム１２５上に平面画像が露光される。

この様なレーザ露光により感光ドラム１２５には静電潜
像が形成され、この潜像を現像スリーブ１２１８により
現像することより、感光ドラム１２５上に入力画像デー
タに対応したトナー像が形成される。例えば、カラーリ
ーダにおける第１回目の原稿露光走査に対応して考える
と、まず、感光ドラム１２５上に原稿のイエロ成分のド
ツトイメージがレーザ２３１によって露光され、イエロ
の現像器１２２１により現像される。次に、このイエロ
のイメージは転写ドラム１２１０上に巻き付いた紙葉体
２３２に感光ドラム１２５と転写ドラム１２１０との接
点に設けられた転写帯電器１２２１により転写形成され
る。これと同一過程をＭ（マゼンタ）。

Ｃｙ　（シアン）、ＢＫ（ブラック）についてくり返し
、紙葉体２３２に重ね合わせることにより、４色トナー
によるカラー画像が形成される。

この様に、４色画像の転写の終了した紙葉体２３２は第
１２図、はく離爪１２２２にて転写ドラム１２１０より
はく離され、搬送ベルト１２２３により、画像定着部１
２２４に導びかれ、熱圧力ローラ１２２５．１２２６に
てカラートナー画像が紙葉体に溶融定着されプリント画
像が得られる。

第１２図１２２９．１２３０は紙葉体を収納する力走ッ
ト、１２３１．１２３２は給紙ローラ、１２３３〜１２
３５は給紙、搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙・搬送された紙葉体は紙
ガイ　ド１２３６に導びかれて、第２３図に示されるご
とく、先端をグリッパ２３３に担持され転写ドラム１２
１０に巻き付き、像形成過程に移行する。一方、第１２
図１２４０は前述のレーザ露光によって感光ドラム１２
５の表面に形成された静電潜像を現像するための各色毎
の現像器ユニットであり、Ｐを中心に９０度ずつ回転す
る。

１２１８Ｙ、１２１８Ｍ、１２１８Ｃ，１２１８８には
感光ドラム１２５と接して各色の直接現像を行なう現像
スリーブ、１２２０Ｙ、１２２０Ｍ。

１２２０Ｃ，１２２０８には予備トナーを保持しておく
トナーホッパ、１２１９は現像剤移送のためのスキリュ
ーである。

この様な構成において、例えば、Ｍ（マゼンタ）のトナ
ー画像を形成する時は現像器スニットが第１２図のＰを
中心に回転し、感光体１２５に接する位置にマゼンタ現
像器内の現像スリーブ１２２０Ｍが配置される。これに
より、感光ドーム１２５上に形成された静電潜像がマゼ
ンタトナーにより現像される。

尚、Ｃｙ（シアン）、ＢＫ（ブラック）の現像も同様に
動作される。

以上の様に、原稿画像を忠実に読取り、画像再現のため
の良好な画像データを形成することが可能となる。また
、原稿画像の変倍読取りやカラー原稿画像の読取りをも
実行可能な画像読取装置を提供できる。

【図面の簡単な説明】

第１図（ａ）　、　（ｂｌは読取り部の構成例を示す図
、第２図はカラー〇ＣＤセンサユニットの構成例を示す
図、第３図は隣り合ったＣＣＤチップの配置の説明図、
第４図はＣＣＤチップの各領域を示す図、第５図はＣＣ
Ｄチップに設けられる色フィルタを示す図、第６図は各
色フィルタの分光特性を示す図、第７図は受光部の分光
特性を示す図、第８図は読取り部の一部分の構成を示す
図、第９図はＴｈｏｍｓｏｎ　−Ｗｒ　ｉｇｈｔの基本
曲線を示す図、第１０図は螢光灯の分光特性を示す図、
第１１図は螢光灯の相対輝度を示す図、第１２図はカラ
ーデジタル複写機の構成例を示す図、第１３図はセンサ
信号処理部のブロック図、第１４図はイメージセンサド
ライブ回路の構成図、第１５図（ａｌは信号処理基板の
回路構成を宗す図、第１５図（ｂｌは第１５図（ａ）の
信号処理回路の各部動作を示すタイミングチャート図、
第１６図はメモリ部とメモリ制御部の構成を示すブロッ
ク図、第１７図は信号処理部の各部動作を示すタイミン
グチャート図、第１８図は小メモリブロックの構成図、
第１９図、第２０図及び第２１図はメモリのリード、ラ
イト動作を示すタイミングチャート図、第２２図はデジ
タル色信号の処理回路の構成を示すブロック図、ニット
、１２は集束性ロッドレンズアレイ、１３は光源、１６
は信号処理基板、１７は７レキシプル電線、２１〜２５
はＣＣＤチップ、１３２はマルチプレクサ、１３３はダ
ークレベル［ｉ一部、１３４は色変換部、１３５はＡ／
Ｄ変換部、１３９はメモリ部である。第５図躬６区波長（引密）第７図返長（の−ｍ）第６図 ■Ｏ■Ｏ■　■Ｏ■　■ 第２４図嶋＊−Ｉｉ比力チタ　−

Claims

【特許請求の範囲】

（１）カラー画像を色分解するための複数色の色フィル
タの装着されたラインセンサと、上記ラインセンサの基
準黒信号を検出する手段と、上記ラインセンサの出力を
各色毎に分離する手段と、上記分離手段にて分離された
各色信号を上記検出手段で検出した基準黒信号にて補正
する手段とを有することを特徴とするカラー画像読取装
置。
（２）特許請求の範囲第（１）項において、上記検出手
段にて検出された基準黒信号を保持する手段を有するこ
とを特徴とするカラー画像読取装置。