JPS61130998A - カラーテレビジヨン受像機中のインターフエイス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、サンプリング信号によるアナログ−デジタ
ル変換の後、クロック信号として使用されるサンプリン
グ信号および、またはその高調波によりＩｌｌ　＠され
るデジタル回路におけるデジタル信号処理の優、および
水平周波数の２倍の周波数におけるデジタル−アナログ
変換の後にカラーテレビジョン受像機とホームコンピュ
ータとの間の接続を行なうためにインターレースフィー
ルドを含むビデオ信号を再生し、前記ホームコンピュー
タは最小パルス幅がクロック信号の周期にほぼ等しい１
ビット以上のデ゛ジタルカラー文字信号を出　　　　）
力するカラーテレビジョン受像機中のインターフェイス
回路に関する。

［発明の技術的背景］ インターレース走査を使用するカラーテレビジョン受像
機においては、ビデオ信号は水平周波数の２倍の周波数
で１ラインづつ再生され、アナログビデオ信号はアナロ
グ−デジタル変換機デジタル的に処理され、その後受像
管に供給される前にアナログ形態に戻される。デジタル
ビデオ信号は水平周波数でラインメモリに書込まれ、こ
のメモリから水平周波数の２倍の周波数で読み出される
から、水平周波数の２倍の周波数でビデオ信号を再生し
ないカラーテレビジョン受像機よりも良好なフリッカの
ない特性が得られる。

通常のカラーテレビジョン受像機はホームコンピュータ
により出力された文字信号を再生するために使用するこ
とができる。そのためにテレビジョン受像に必要な回路
部分をバイパスし、水平および垂直同期信号を伴った文
字信号を受像管に供給するのが普通である。

ホームコンピュータの文字信号を再生するこの簡単な方
法は前記のデジタル信号処理回路を有するカラーテレビ
ジョン受像機に適用することは容易なことではない。何
故ならば、ホームコンピュータのクロック信号システム
とカラーテレビジョン受像機のそれとは周波数および位
相が同期しないからである。

［発明の解決すべき課題］ それ故、この４明の目的は、カラーテレビジョン受像機
と前記のような文字信号を出力するホームコンピュータ
との間の接続を与えるインターフェイス回路を提供する
ことである。

［発明の効果］ この発明による効果は、個々の文字（文字、数字等）が
一定の輝度および一定の色でスクリーンに現われ、その
ため均一な輝度の書込みおよび各色盲りの均一な飽和が
スクリーン全体に与えられることである。

［発明の実施例］ 以下、添附図面を参照にして実施例で詳細に説明する。

第１図の１０ツク図で示されたこの発明の１実施例の入
力回路は第１図のデジタル遅延ラインｄ１を備え、それ
はｎ個の同様な縦続遅延段よりなり、クロック信＠ｆＣ
の周期に等しい遅延を与える。デジタル信号処理回路を
備えた前記カラーテレビジヨン受像機においては、クロ
ック信号の周波数は通常色副搬送波周波数の４倍である
。すなわちＮＴＳＧ：ｉ像様では約１４．３ＭＨｚ　、
ＰＡＬ受。

澹搬では約１７．７ＭＨｚ　、ＳＥＣＡＭ受像機では約
１７．１ＭＨ７である。

ここで必要とされる種類のデジタル遅延ラインは例えば
ヨーロッパ特許公開公報ＥＰ−Ａ１１６６６９号に記載
されている。そのような遅延ラインの本質的な特徴は、
自動制御システム−により一定に維持される正確に一定
の遅延時間を設定できることである。遅延段の数ｎは任
意であるが、後述するようにこの数として２のべき乗を
選択すると有利である。

遅延ラインｄ１の各遅延段の出力はデータレジスタｄｒ
の各段のデータ入力にそれぞ、れ結合され、このデータ
レジスタｄ「のダイナミック書込みエネーブル入力には
クロック信号「Ｃが与えられる。クロックパルスの各リ
ーディングまたはトレーリングエツジの発生において、
その瞬間に遅延ラインｄ１に含まれていた文字信号ＺＳ
を表わしているデータはデータレジスタｄｒに転送され
る。そのような文字信号のパルス期間は一般に遅延ライ
ンｄ１により生、成された遅、延よりも若干長いから、
そのような文字信号のパルスのリーディングエツジまた
はトレーリングエツジのいずれか、が遅延ラインｄ１中
に含まれ、０から１、または１からＯ変換の形態でデー
タレジスタｄｒに伝送される。クロック信号と文字信号
との間の非同期によって、数り９ツク期間に厘り観測さ
れる文字信号の前記パルスエツジは遅延ラインｄ１中を
伝送される。　、　　　・データレジスタｄｒの出力は
第１の符号変換゛装置。

Ｃ１の入力に結合されている。この符号変換装置、Ｃ１
は第１のクロック信号ｆｃによりクロックざｒれ１、そ
、の出力データワードｄｗは冗長でなく、・データ５：
しン、　　　　ｌスタｄｒの第１の段のデータ信号ｄｓ
と共に゛この回路・、の出力信号を形成している。符号
変換装置Ｃ１はデータレジスタｄ「から受信した“サー
モメータ“符号を冗長でない符号に変換する。すなわち
、もしもｎが２のべき乗（上記参照）であるならば、デ
ータワードｄｗはストレート２進符号または任意の他の
冗長でない符号（グレイコード等）によって表わされる
。

第３図は１ビットＲ，Ｇ、Ｂ文字信号Ｒ，Ｇ。

Ｂがそれぞれ第１図の回路の一つに供給され、出力デー
タワードｄｗおよびデータ信号ｄｓがそれぞれラインメ
モリｓｚｌ　、　ｓｚ２．、　ＳＺ３に供給される状態
を示して訃る。これらの３９１のラインメモリはクロッ
ク信号「Ｃおよびクロック信号「Ｃの２倍の周波数であ
るクロック信号２−ｒｃによりクロックされ、水平周波
数で出力データワードｄｗおよびデータ信号ｄｓを受信
するが、水平周波数の２倍の周波数でそれらを読み出す
。

第２図のブロック図で示した装置は出力回路の１実施例
であり、第１図の入力回路の設計に対応するものである
。第３図に示すように３個のそのような装置が３個のラ
インメモリＳＺ１　、　ｓｚ２　。

ＳＺ３とそれぞれ協同して動作する。それらは３Ｉ！の
ラインメモリｓｚ１　、　ｓｚ２　、　ｓｚ３の出力に
現われた遅延されたデータワードｄｗ−およびデータ信
号ｄｓ−を正しい文字信号Ｒ′、Ｇ−，Ｂ−に処理する
。第２図の装置は第２の遅延ラインｄ２を備え、それは
ｎ個の同様の縦続遅延段を含み、クロック信号ｆＱの周
期の半分に等しい遅延を与える。この遅延ラインに対し
てもまた前記文献に記載された遅延ラインが使用できる
。それは遅延されたデータ信号ｄｓ−を与えられる。

第２図の装置はさらに第２の符号変換装置Ｃ２を有して
いる。この符号変換装置Ｃ２はクロック信号「Ｃの周波
数の２倍の周波数のクロック信号２ｆｃでクロックされ
、その入力には遅延された出力データワードｄｗ−が与
えられる。第２の符号変換装置ｃ−２の出力符号はｎ中
の１符号である。第２の符号変換装置Ｃ２のｎ１ｉＪの
各出力ラインは電子多重スイッチＶＳのオン・オフスイ
ッチの一つの制御入力に接続されており、そのスイッチ
の相互に接続された出力はカラーテレビジョン受像機で
処理されるべき文字信＠ＺＳ−を出力する。第３図でこ
れらの信号は文字信号Ｒ′、Ｇ−，８′である。電子多
重スイッチＶＳの各オン・オフスイッチの入力は゛第２
の遅延ラインｄ２の遅延段の一つの出力に接続されてい
る。

第４図は第３図の装置の好ましい実施態様を示している
。それにおいて、ラインメモリに蓄積されなければなら
ないラインの数は約２分の１に減少している。このため
に第３の符号変換装置ｃ３が設けられ、それは３個の第
１の符号変換装置１１ｃｌの３個のデータワードｄｗお
よび３個のデータレジスタｄｒの第１の段からの３個の
データ信号ｄｓを供給される。各クロックパルスの発生
において、第３の符号変換装置Ｃ３は３個のデータワー
ドｄｗの中の最も長いものだけを第１のラインメモリ５
２１　”に伝送し、一方３個のデータ信号ｄｓをそれぞ
れ第２、第３、第４のラインメモリＳＺ２−　、　ＳＺ
３−およびＳｚ４に供給する。第１のラインメモリＳＺ
１−の出力は３個の第２の符号変換装置Ｃ２に結合され
、一方他のラインメモリＳＺ２　＝　、３２３−および
ＳＺ４の出力は３個の第２の遅延ラインの一つの関連す
る入力に接続されている。

第３図および第４図において、相互に接続されたライン
由の斜線の位置における数値はこれらのライン上のデジ
タル信号のビット数を示し、したがって、並列処理であ
ればバスの導体の数を示す。

こ、の数値例では、文字信号は１ビット信号であり、ｎ
−２’−１６であると仮定する。それ故出力データワー
ドは４ビツトワードである。この数値例から１５ライン
の容量を有するラインメモリ装置が第３図の装置に必要
であり、−力筒４図の装置における対応するラインメモ
リ装置はたった７ラインの容量しか持つ必要がないこと
が容易に明らかとなる。第３の符号変換装置Ｃ３は、必
要でないラインメモリのそれらのラインに対する回路よ
りも簡単な設計のものとすることかぜでせきるから、第
４図の装置全体では構造が簡単になり、そのため集積回
路で構成するとすれば占有するチップ面　　　　　Ｉ積
を小さくすることができる。

この発明による装置は全てデジタル回路であるから、絶
縁ゲート電界効果トランジスタの技術、すなわちＭＯ３
技術によって集積するのに特に適している。

【図面の簡単な説明】

第１図はこの発明の回路の１実施例のブロック図であり
、第２図はこの発明の回路の他の実施例のブロック図で
あり、第３図はこの発明によるインターフェイス回路の
１実施例のブロック図であり、第４図は第３図の装置の
好ましい１実Ｍ態様のブロック図である。 ｄｌ、　ｄ２・・・デジタル遅延ライン、ｄ「・・・デ
ータレジスタ、ｃｌ、　ｃ２．　ｃ３・・・符号変換装
置、ｓｚｌ　〜５２４　。 ＳＺｌ　−〜５Ｚ３−・・・ラインメモリ、「Ｃ・・・
クロック信号。 出願人代理人　弁理士　鈴圧式彦 ｃ ＦＩＧ、　Ｉ ＦＩＧ、２

Claims (2)

【特許請求の範囲】
1. （１）サンプリング信号によるアナログ−デジタル変換
   の後、クロック信号として使用されるサンプリング信号
   およびまたはその高調波により制御されるデジタル回路
   におけるデジタル信号処理の後、および水平周波数の２
   倍の周波数におけるデジタル−アナログ変換の後にカラ
   ーテレビジョン受像機とホームコンピュータとの間の接
   続を行なうためにインターレースフィールドを含むビデ
   オ信号を再生し、前記ホームコンピュータは最小パルス
   幅がクロック信号の周期にほぼ等しい１ビット以上のデ
   ジタルカラー文字信号を出力するカラーテレビジョン受
   像機中のインターフェイス回路において、 ３つのカラー文字信号のそれぞれに対して、文字信号が
   ｎ個の同様な、縦続遅延段よりなり、クロック信号の周
   期に等しい遅延を有する第１のデジタル遅延線路に供給
   され、 各遅延段の出力はデータレジスタ段の一つのデータ入力
   に結合され、そのデータレジスタ段のダイナミック書込
   みエネーブル入力にはクロック信号が供給され、 データレジスタの出力は第１の符号変換装置の入力に接
   続され、その符号変換装置はクロック信号によりクロッ
   クされ、その出力はデータワードは冗長がなく、データ
   レジスタの第１の段からのデータ信号と共にラインメモ
   リの入力に供給され、このメモリ中へデータがクロック
   信号の周波数で書込まれ、そこからデータがクロック信
   号の２倍の周波数で読み出され、 出力データワードに割当てられたラインメモリの出力は
   クロック信号の２倍の周波数でクロックされる第２の符
   号変換装置の入力に結合され、その出力符号はｎ中の１
   符号であり、その各出力は電子多重スイッチのオン・オ
   フスイッチの一つの制御入力に結合され、前記オン・オ
   フスイッチの相互に接続された出力はカラーテレビジョ
   ン受像機中でさらに処理されるべき文字信号を出力し、
   データ信号に割当てられたラインメモリの出力はｎ個の
   同様な、縦続遅延段よりなり、クロック信号の周期の半
   分に等しい遅延を有する第２のデジタル遅延線路に供給
   され、各遅延段の出力は電子多重スイッチのオン・オフ
   スイッチの一つの入力に結合されていることを特徴とす
   るカラーテレビジョン受像機中のインターフェイス回路
   。
2. （２）一方では３個の符号変換装置の出力と３個のデー
   タレジスタの第１の段の出力との間に、また他方では３
   個の関連するラインメモリとの間に、第３の符号変換装
   置が挿入され、それは３個の出力データワードの中の最
   長のもののみおよび３個のデータ信号をラインメモリに
   供給し、最長のデータワードに割当てられたラインメモ
   リ出力は３個の第２の符号変換装置の関係する入力に接
   続され、一方データ信号に割当てられた各ラインメモリ
   出力は３個の第２の遅延ラインの一つの入力に接続され
   ている特許請求の範囲第１項記載のインターフェイス回
   路。