KR930001797B1 - 디에이티의 오디오/비디오신호 합성장치 - Google Patents

디에이티의 오디오/비디오신호 합성장치 Download PDF

Info

Publication number
KR930001797B1
KR930001797B1 KR1019900015409A KR900015409A KR930001797B1 KR 930001797 B1 KR930001797 B1 KR 930001797B1 KR 1019900015409 A KR1019900015409 A KR 1019900015409A KR 900015409 A KR900015409 A KR 900015409A KR 930001797 B1 KR930001797 B1 KR 930001797B1
Authority
KR
South Korea
Prior art keywords
signal
data
video
audio
frame memory
Prior art date
Application number
KR1019900015409A
Other languages
English (en)
Other versions
KR920006948A (ko
Inventor
손승원
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019900015409A priority Critical patent/KR930001797B1/ko
Priority to JP3249683A priority patent/JPH04248779A/ja
Publication of KR920006948A publication Critical patent/KR920006948A/ko
Application granted granted Critical
Publication of KR930001797B1 publication Critical patent/KR930001797B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

디에이티의 오디오/비디오신호 합성장치
제1도는 본 발명 디에이티의 오디오/비디오신호 합성장치 구성도.
제2도는 제1도의 상세 구성도.
제3도는 본 발명에 따른 프레임 메모리의 구조도.
제4도는 본 발명을 설명하기 위한 1프레임 화면 구성도.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 아날로그/디지털 변환기 3 : 프레임 메모리
4 : 자동 어드레싱부 5 : 디지털신호처리 프로세서
11 : 픽쳐셀 카운터 12 : 수평동기카운터
13 : 어드레스비교기 14 : 수평동기먹스
15 : 3투 1먹스 16a∼16c : 레지스터
17 : 래치
본 발명은 디지털 오디오 테이프 레코더(이하, "디에이티"라 칭함의 오디오/비디오신호 합성기록에 관한 것으로, 특히 디지털신호로 변환시켜 입력하는 오디오신호와 비디오신호를 실시간적으로 합성기록하기 위해 오디오신호와 비디오신호가 같은 바이트를 소정비트로 분점하도록 비디오신호의 픽쳐셀 및 그 픽쳐셀의 R, G, B신호 어드레스를 자동 어드레싱으로 동기를 맞춰 합성하는 디에이티의 오디오/비디오신호 합성장치에 관한 것이다.
디에이티는 오디오신호를 디지털신호로 변화시켜 테이프에 기록함으로써 고음질을 얻기 위한 것인데, 이와같은 디에이터 오디오녹음/재생 기능에 비디오 녹화/재생기능을 추가하여 디에이티가 가지고 있는 고음질 특성을 손상하지 않고, 가능하면 1프레임에 해당하는 정지화상 데이터에 오디오 데이터를 실시간으로 합성시켜 녹화하고자 하는 것이 디에이티의 비디오 녹화 시스템의 추구하는 목표이다.
일반적으로, 비디오 시스템의 비디오 데이터 압축방법이 다양하고 그에 다른 타이밍관계 등의 이유로 인하여 디에이티에서의 비디오녹화기능이 제한되기 때문에, 정지화상 데이터를 오디오 데이터와 합성하여 기록하고자하는 기술을 개발하고 있는 추세로서, 오디오 신호와 비디오신호 합성시 테이프를 A, B트랙으로 분리시켜 기록하거나, 같은 바이트(워드)를 적당한 비트로 나누어 오디오 신호와 비디오신호를 기록시키는 분점기록방식이 사용된다.
따라서, 본 발명의 목적은 디에이티에서 비디오신호와 오디오신호를 분점방식으로 기록하되 그 비디오신호와 오디오신호가 동기하도록 자동어드레싱을 시켜 테이프에 기록하게 함으로써, 재생시 정지화상과 그에 동기되는 고음질의 오디오출력을 얻기위한 디에이티 오디오/비디오 신호 합성장치를 제공함에 있다.
이와같은 본 발명의 목적은 오디오신호와 비디오신호를 디지털 데이터로 변화시킨후 비디오 데이터를 프레임메모리에 저장시키고, 디지털신호처리 프로세서에서 합성데이터 1바이트 중 오디오 분점 비트수의 오디오 데이터를 입력받은 후 자동 어드레싱부를 통하여 상기 프레임 메모리로부터 1바이트중 상기 오디오 데이터 소정비트수외의 비디오 분점 비트수의 비디오 데이터가 상기 디지털신호처리 프로세서에 입력되게 자동어드레싱한후 그 디지털 신호처리 프로세서에 오디오 데이터와 비디오 데이터를 1바이트의 복합 신호로 합성하게 함으로써 달성되는 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 디에이티의 오디오/비디오신호 합성장치 구성도로서, 이에 도시한 바와같이 오디오신호(Au) 및 정지화상 비디오신호(Vi)를 디지털신호로 각기 변환시키는 아날로그/디지털 변환기(1), (2)와 상기 아날로그/디지털 변환기(2)를 통해 디지털 변환된 1프레임분의 디지털 비디오신호를 저장하기 위한 프레임 메모리(3)와, 디지털화된 오디오 및 비디오신호를 엔코딩 및 인터리빙(inter leaving) 등을 행함과 아울러 오디오 신호(10비트), 비디오신호(5비트)를 분점방식으로 1바이트씩 합성하여, 테이프에 기록하기 위한 신호처리를 하는 디에이티용 디지털 신호처리 프로세서(DSP)(5)와, 그 디지털 신호처리 프로세서(5)의 입력 인에이블신호(IE)에 따라 디지털 오디오신호가 10비트씩 입력될 때 상기 프레임 메모리(3)에 저장된 디지털 비디오 신호가 R, G, B순으로 5비트씩 순차적 입력되도록 어드레스를 자동으로 증가시키는 자동 어드레싱부(4)로 구성한다.
제2도는 본 발명에 따른 DAT의 오디오/비디오신호 합성장치 상세 구성도로서, 이에 도시한 바와같이 아날로그/디지털 변환기(2)를 통해 디지털화된 비디오신호(Vi)를 저장하는 프레임 메모리(3)의 512의 픽쳐셀(Picture cell) 어드레스를 지정하기 위한 픽쳐셀 카운터(11)와, 그 픽쳐셀 카운터(11)의 오버플로우(overflow)신호(OF1)를 카운트하는 수평동기 카운터(12)와, 상기 수평동기 카운터(12)의 카운트 출력을 상기 프레임 메모리(3)의 수평동기 어드레스로 출력하는 수평동기먹스(MUX)(14)와, 상기 수평동기 카운터(12)의 카운트 출력이 1프레임 수평동기값(482)이 될 때 상기 수평동기 카운터(12) 및 수평동기 먹스(14)의 리세트신호
Figure kpo00001
를 발생함과 아울러 인버터(I13)를 통해서 상기 아날로그/디지털 변환기(2)의 인에이블신호(EN2)를 발생하는 어드레스 비교기(13)와, 상기 프레임 메모리(3)의 R, G, B출력신호를 5비트씩 저장하기 위한 레지스터(16a), (16b), (16c)와, 상기 아날로그/디지털 변환기(2)의 인에이블신호(EN2) 및 아날로그/디지털 변환클럭(A/D CLK)을 앤드게이트(AN11)에서 조합후 디지털 신호처리 프로세서(5)의 입력인에이블신호(IE)와 오아게이트(OR11)를 통해 다시조합하여 클럭신호(CLK)로 인가받아 3비트 출력(Q0), (Q1), (Q2)을 상기 레지스터(16a), (16b), (16c)의 각 인에이블신호 (EN11), (EN12), (EN13)로 출력함과 아울러 그의 오버플로우(OF)신호를 상기 프레임 메모리(3)의 출력 인에이블신호(OE1) 및 상기 픽쳐셀카운터(11)의 클럭신호(CLK1)로 출력하는 3투(to) 1먹스(15)와, 상기 레지스터(16a), (16b), (16c)의 5비트 R, G, B신호를 각기 오아링하는 오아게이트(OR12∼OR16)과, 상기 디지털 신호처리 프로세서(5)의 입력 인에이블신호(IE)를 인버터(I11), (I12)를 통해 지연시켜 출력 인에이블 신호(OE)로 인가받고 래치된 상기 오아게이트(OR12∼OR16)의 출력 5비트 신호를 상기 디지털 신호처리 프로세서(5)에 출력하는 래치(17)로 구성한다.
여기서 미설명 아날로그/디지털 변환기(1)는 오디오신호(Au)를 디지털 신호로 변환시켜 디지털신호 처리 프로세서(5)에 인가한다.
이와같이 구성한 본 발명의 작용 및 효과를 제3도 본 발명에 사용하는 프레임 메모리 구조도 및 제4도 본 발명을 설명하기 위한 1프레임 화면구성도를 참조해 설명하면 다음과 같다.
디에이티에 정지화상정보를 기록하기 위해서는 기존의 16비트로된 디에이티디지털 신호에서 오디오신호용으로 10비트, 비디오신호용으로 5비트를 할당하고 1비트는 제어비트로 사용하여, 각기 아날로그/디지털변환기(1), (2)를 거쳐 디지털화시킨 데이터를 할당된 비트수 만큼씩 동기에 맞추어 디지털신호처리 프로세서(5)에 입력시키면 되는데, 1프레임 비디오신호(Vi)의 디지털화한 신호량이 오디오 신호(Au)의 디지털화한 신호량의 수초크기이므로, 수초마다 1회씩 비디오신호(Vi)를 디지털 변환하여 프레임 메모리(3)에 저장시켜두고, 오디오 신호(Au)와 동기시켜서 프레임 메모리(3)상의 R, G, B신호를 디지털 신호처리 프로세서(5)에 입력시키도록 프레임 메모리(3)상의 자동어드레싱제어를 한다.
제3도 및 제4도를 도시한 바와같이 1프레임분의 비디오신호는 512픽쳐셀이 1수평라인을 이루고, 512픽쳐셀의 1수평 라인이 428수평라인을 이루어 1프레임 화면을 구성하며, 1픽쳐셀을 제3도에서와 같이 R, G, B정보를 각기 가지고 있기 때문에 1프레임에 소요되는 비디오신호의 층 디지털 단위 데이터량은 512×482×3≒740K이다.
즉, 1프레임분의 비디오신호는 음성신호 740K 데이터 단위와 거의같은 크기로 비디오신호의 디지털화한 데이터량은 많고, 프레임 메모리(3)는 1프레임분의 비디오신호 데이터를 저장하기 위해 15비트×250K의 크기를 가져야 한다.
먼저, 디지털 신호처리 프로세서(5)로부터 입력 인에이블 신호(IE)가 출력되면, 오디오신호(Au)가 아날로그/디지털 변환기(1)를 통해 디지털 변환되어 10비트 입력되고, 그 입력인에이블신호(IE)가 오아게이트(OR11)를 통해 3투1먹스(15)의 클럭신호(CLK)로 인가되어 그의 출력(Q0∼Q2)이 결정되며, 인버터(I11), (I12)를 통해 지연된 상기 디지털 신호처리 프로세서(5)의 입력 인에이블신호(IE)에 의해 출력 인에이블(OE)되는 래치(17)는 상기 레지스터(16a∼16c)의 R, G, B출력이 오아게이트(OR12∼OR16)를 통해 각기 오아링되어 래치된 비디오신호의 디지털 데이터 5비트를 상기 디지털 신호처리 프로세서(5)에 입력시킨다. 따라서, 디지털 신호처리 프로세서(5)는 음성신호 10비트와 비디오신호 5비트씩을 타이밍에 맞춰 입력받는다.
상기 디지털 신호처리 프로세서(5)의 입력인에이블(IE)신호에 따라 출력(Q0∼Q2)이 결정되는 3투1먹스(15)는 각가 5비트씩의 R, G, B데이터를 저장하고 있는 레지스터(16a), (16b), (16c)를 순차적으로 인에이블(EN11∼EN13) 제어하므로, 오아게이트(OR12∼OR16)를 통하여 5비트의 R데이터, 5비트의 G데이터 및 5비트의 B데이터가 순차적으로 래치(17)에 래치되는데, 이때 인버터게이트(I11), (I12)를 통하여 전파지연(propagation delay)만큼 지연된 디지털 신호처리 프로세서(DSP)(5)의 입력 인에이블신호(IE)에 의해 래치(17)의 출력 인에이블(OE)이 액티브되어, 오아게이트(OR12∼OR16)를 통해 조합되어 래치된 5비트의 데이터가 디지털 신호처리 프로세서(5)에 입력된다.
즉, 디지털 신호처리 프로세서(5)가 입력 인에이블신호(IE)를 액티브 시키면 10비트의 오디오 데이터가 입력되고, 인버터 게이트(I11), (I12)의 전파지연시간후에 래치(17)로부터 5비트의 비디오 데이터가 입력되어 콘트롤 1비트와 함께 1바이트의 합성 데이터를 만들게 되며, 비디오 데이터는 5비트씩의 R, G, B데이터가 순차적으로 입력되게 된다. 이를 위해 아날로그/디지털 변환기(AD1)(1)는 10비트용을 사용하고, 아날로그/디지털 변환기(A/D2)(2)는 1픽쳐셀의 R, G, B를 각기 5비트씩의 데이터로 변환시키도록 5비트용을 사용하며, 레지스터(16a, 16b, 16c)와 래치(17)도 각각 5비트용을 상용한다.
한편, 3투 1먹스(15)는 그의 출력(Q0∼Q2)을 순차로 액티브시켜 오버플로우(OF)를 발생하는데, 이 오버플로우(OF)신호는 프레임 메모리(3)의 출력 인에이블(OE1) 및 픽쳐셀 카운터(11)의 클럭(CLK1)신호로 인가되므로, 픽쳐셀 카운터(11)에서는 어드레스를 증가시켜 다음 픽쳐셀을 지정하게 되고, 프레임 메모리(3)에서 해당 어드레스의 각 5비트, R, G, B데이터를 레지스터(16a∼16c)에 출력하게 되며, 픽쳐셀 카운터(11)는 프레임 메모리(3)의 1수평라인 512픽쳐셀 어드레스 지정이 끝나면 오버플로우(OF1)를 발생시켜 수평동기 카운터(12)의 클럭으로 인가함과 아울러 자신의 리세트신호
Figure kpo00002
로 피드백받아 다음 수평라인의 512픽쳐셀 어드레스를 지정하기 위한 카운트를 다시 시작한다.
이와 같이 3투 1먹스(15)의 오버플로(OF)신호에 따라 픽쳐셀 카운터(11)가 프레임 메모리(3)의 픽쳐셀 어드레스를 증가시키며, 1수평라인의 512픽쳐셀 카운트후 오버플로(OF1)를 발생시키므로 수평동기 카운터(12)에서 수평동기신호를 카운트하고, 이를 수평동기 먹스(14)에서 프레임 메모리(3)의 수평동기 어드레스를 지정하며, 어드레스 비교기(13)에서 수평동기 카운터(12)의 카운트값이 1프레임의 수평라인인 482가 될 때, 리세트신호(rst2, rst3)를 출력함과 아울러 비디오신호를 디지털화하는 아날로그/디지털 변환기(2)를 동작시킨다. 이에따라 정지화상 비디오신호(Vi)가 아날로그/디지털 변환기(2)를 거쳐 디지털 신호로 변환되어 프레임 메모리(3)에 1프레임 분의 데이터가 저장되는데, 이때 앤드게이트(AN11)를 통해 아날로그/디지털 변환클록(A/D CK)이 3투1먹스(15)의 클럭신호로 인가되므로, 그 3투 1먹스(15)의 오버플로우(OF)에 동기하여 픽쳐셀 카운터(11)에서 프레임 메모리(3)의 픽쳐셀 어드레스를 지정하면서 첫 번째 어드레스부터 482 수평라인의 512 픽쳐셀 어드레스까지 1프레임분의 정지화상 비디오신호 데이터를 저장하게 된다.
이상에서 설명한 바와같이 본 발명은 디지털화된 오디오신호 및 정지화상 비디오신호를 동기에 맞추어 디에이티의 디지털 신호 처리 프로세서에 입력하여 기록이 가능해지므로 디에이트를 이용한 녹/재기능을 갖는 시스템을 구현할 수 있으며, 디지털 오디오 및 비디오신호의 동기를 하드웨어를 통해 자동으로 맞출 수 있게하여 비디오신호와 오디오신호의 합성을 용이하게 하는 효과가 있게 된다.

Claims (3)

  1. 오디오신호(Au)와 비디오신호(Vi)를 각기 소정분점 비트수의 디지털 데이터로 변환하는 아날로그/디지털 변환기(1), (2)와, 상기 아날로그/디지털 변환기(2)로부터 출력되는 비디오 데이터를 1프레임분 저장하는 프레임 메모리(3)와, 입력 인에이블신호(IE)를 출력하여 상기 아날로그/디지털 변환기(1)를 통해 오디오 분점비트수의 오디오 데이터를 입력받음과 아울러 상기 프레임 메모리(3)의 비디오 분점 비트수의 비디오 데이터를 입력받아 합성처리하는 디지털신호 처리 프로세서(5)와, 상기 디지털 신호처리 프로세서(5)의 입력인에이블신호(IE)에 따라 상기 프레임 메모리(3)의 각기 비디오 분점비트수를 갖는 1픽쳐셀 R, G, B데이터가 상기 오디오 데이터와 동기하여 순차적으로 상기 디지털 신호처리 프로세서(5)에 입력되도록 상기 프레임 메모리(3)의 R, G, B 출력 및 픽쳐셀 출력 어드레스를 자동제어함과 아울러 상기 아날로그/디지털 변환기(2)의 인에이블을 제어하는 자동 어드레싱부(4)로 구성하여 된 것을 특징으로 하는 디에이티의 오디오/비디오신호 합성장치.
  2. 제1항에 있어서, 자동 어드레싱부(4)는 디지털 신호처리 프로세서(5)가 데이트상의 같은 바이트에 오디오신호 데이터 10비트, 비디오신호 데이터 5비트 및 1비트의 콘트롤신호 데이터와 분점하게 어드레싱 제어를 하도록 구성된 것을 특징으로 하는 디에이티의 오디오/비디오신호 합성장치.
  3. 제1항에 있어서, 자동 어드레싱부(4)는 프레임 메모리(3)의 R, G, B출력 데이터를 각기 비디오 분점비트의 병렬 데이터로 저장하는 레지스터(16a), (16b), (16c)와, 그 레지스터(16a), (16b), (16c)의 출력을 비트별로 각각 오아링하는 오아게이트(OR12∼OR16)와, 그 오아게이트(OR12∼OR16)의 출력을 병렬로 래치시켜 디지털 신호처리 프로세서(5)에 입력시키는 래치(17)와, 아날로그/디지털변환기(2)의 인에이블신호(EN2) 및 아날로그/디지털 변환 클럭신호(A/D CK)를 조합하는 앤드게이트(AN11) 및 그 앤드게이트(AN11)의 출력과 상기 디지털 신호처리 프로세서(5)의 입력 인에이블신호(IE)를 조합하는 오아게이트(OR11)와, 상기 오아게이트(OR11)의 출력신호를 클럭신호(CLK)로 인가받아 레지스터(16a), (16b), (16c)의 인에이블신호(EN11∼EN13)를 순차적으로 출력(Q0), (Q1), (Q2)함과 아울러 그의 오버플로우(OF)출력을 상기 프레임 메모리(3)의 출력 인에이블신호(OE1)로 출력하는 3투 1먹스(15)와, 상기 3투 1먹스(15)의 오버플로우(OF)출력을 클럭신호(CLK1)로 인가받아 카운트하여 상기 프레임 메모리(3)의 픽쳐셀 어드레스를 증가시키고 1수평라인 픽쳐셀 지정후 오버플로우(OF1)를 출력함과 아울러 리세트되어 다시 카운트 시작하는 픽쳐셀 카운터(11)와, 상기 픽쳐셀 카운터(11)의 오버플로우(OF1) 출력을 카운트하여 상기 프레임 메모리(3)의 수평 라인을 카운트하는 수평동기 카운터(112)와, 상기 수평동기 카운터(12)의 카운트 출력을 상기 프레임 메모리(3)의 수평라인 어드레스로 출력하는 수평동기 먹스(14)와, 상기 수평동기 카운터(12)의 카운트값이 상기 프레임 메모리(3)의 1프레임 수평라인 카운트 완료값일 때 상기 수평동기 카운터(12) 및 상기 수평동기 먹스(14)의 리세트신호
    Figure kpo00003
    를 출력함과 아울러 인버터 게이트(I13)를 통해 상기 아날로그/디지털 변환기(2)의 인에이블신호(EN2)는 출력하는 어드레스 비교기(13)로 구성하여 된 것을 특징으로 하는 디에이티의 오디오/비디오신호 합성장치.
KR1019900015409A 1990-09-27 1990-09-27 디에이티의 오디오/비디오신호 합성장치 KR930001797B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900015409A KR930001797B1 (ko) 1990-09-27 1990-09-27 디에이티의 오디오/비디오신호 합성장치
JP3249683A JPH04248779A (ja) 1990-09-27 1991-09-27 自動オーディオ/ビディオ信号合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015409A KR930001797B1 (ko) 1990-09-27 1990-09-27 디에이티의 오디오/비디오신호 합성장치

Publications (2)

Publication Number Publication Date
KR920006948A KR920006948A (ko) 1992-04-28
KR930001797B1 true KR930001797B1 (ko) 1993-03-13

Family

ID=19304076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015409A KR930001797B1 (ko) 1990-09-27 1990-09-27 디에이티의 오디오/비디오신호 합성장치

Country Status (2)

Country Link
JP (1) JPH04248779A (ko)
KR (1) KR930001797B1 (ko)

Also Published As

Publication number Publication date
JPH04248779A (ja) 1992-09-04
KR920006948A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US5323272A (en) Time delay control for serial digital video interface audio receiver buffer
JPS62102671A (ja) 2画面テレビ受像機
US5247300A (en) Automatic audio/video signal combination apparatus
JPS59185473A (ja) テレビジヨン同期変換装置
JPS5914945B2 (ja) デイジタル化画像合成方式
JPH0817008B2 (ja) 映像信号時間軸補正装置
KR930001797B1 (ko) 디에이티의 오디오/비디오신호 합성장치
US5493589A (en) Circuit arrangement for synchronizing a data stream
US7136004B2 (en) Image signal processing system
JPH06178202A (ja) 画像縮小装置
JP3108008B2 (ja) フラッシュメモリを用いる動映像信号実時間処理方法及びその装置
KR900008244Y1 (ko) 자기기록 재생장치의 화상기록 재생회로
GB2103457A (en) Apparatus for processing a video signal and an associated sound signal
JPH10188473A (ja) 映像記録再生装置
JP2000022649A (ja) 再サンプリング装置
JPS59135977A (ja) テレビ画像拡大方法及び装置
JPS63272191A (ja) 時間軸変動補正回路
KR100251451B1 (ko) 입/출력레이트 및 포맷변환장치
GB2030740A (en) Apparatus and Method for Processing Television Picture Signals and Other information
JPH08317419A (ja) 画像信号処理装置
JP3070198B2 (ja) 非同期映像信号の同期化装置
JPH01173982A (ja) 映像・音声シミュレーション方法
JPH05336489A (ja) アドバンスド・ブラックバースト信号発生方法と回路
JPS5939182A (ja) フレ−ムメモリ回路
JPS6372287A (ja) 時間軸変動補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee