JPS61129885A - ジヨセフソン集積回路の製造方法 - Google Patents
ジヨセフソン集積回路の製造方法Info
- Publication number
- JPS61129885A JPS61129885A JP59252159A JP25215984A JPS61129885A JP S61129885 A JPS61129885 A JP S61129885A JP 59252159 A JP59252159 A JP 59252159A JP 25215984 A JP25215984 A JP 25215984A JP S61129885 A JPS61129885 A JP S61129885A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposited
- patterned
- junction
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はジョセフンン集積回路の製造方法に係シ１特に
、ペース電極°カウンタ電極がＮｂにオブ）等の高融点
金属からなるジョセフソン素子を含む回路の製造−に関
する。
、ペース電極°カウンタ電極がＮｂにオブ）等の高融点
金属からなるジョセフソン素子を含む回路の製造−に関
する。
従来のＮｂ ｔ−ベース及びカウンタ電極として用いた
ジョセフンン集積回路の製造方法を第５図に示す。図（
Ａ）で、基板１上にＮｂ２を２０００λ堆積し、ついで
連続してＡｌ３を２ＯＡ堆積する。次に真空装置に散票
ガスを導入し、Ａｌ Ｆ）表面を酸化する。
ジョセフンン集積回路の製造方法を第５図に示す。図（
Ａ）で、基板１上にＮｂ２を２０００λ堆積し、ついで
連続してＡｌ３を２ＯＡ堆積する。次に真空装置に散票
ガスを導入し、Ａｌ Ｆ）表面を酸化する。
その後この上ＫＮｂ ４ ｔ １ｓｏｏＸ堆積する。上
記Ｎｂ２の堆積、ＡＩの堆積、ａｌ化、 Ｎｂ ４の堆
積は、同一真空装置内で連続して行う。
記Ｎｂ２の堆積、ＡＩの堆積、ａｌ化、 Ｎｂ ４の堆
積は、同一真空装置内で連続して行う。
次に図（Ｂ）で、ベース電極のレジスト・パターン（図
の６）を形成した後、上記のＮｂ／Ａ７−Ａｊ酸酸化膜
／Ｎ腹膜エツチングする。 なお５は絶縁膜（Ｓｉｎ）
でアシ、レジスト・パターン６を利用してエツチング部
の溝を埋めるよう形成（リフトオフ）する。
の６）を形成した後、上記のＮｂ／Ａ７−Ａｊ酸酸化膜
／Ｎ腹膜エツチングする。 なお５は絶縁膜（Ｓｉｎ）
でアシ、レジスト・パターン６を利用してエツチング部
の溝を埋めるよう形成（リフトオフ）する。
次に図（Ｃ）で希望のジョセフンン接合の形をしたレジ
スト・パターン（図示せず）を作り、これをマスクとし
て、上記多層膜の最上層部のＮｂ、その下のＡｊ −ｋ
ｌ酸化膜をエツチングする。 このエツチングは理想的
にはＭ膜３の除去と同時に終了する。このエツチングに
よシリコセフノン接合の形状が決定される。この後、％
に図示していないが、層間絶縁膜のパターニング、カウ
ンタ電極から配線を取９出すための配線層のパターニン
グを行なう。
スト・パターン（図示せず）を作り、これをマスクとし
て、上記多層膜の最上層部のＮｂ、その下のＡｊ −ｋ
ｌ酸化膜をエツチングする。 このエツチングは理想的
にはＭ膜３の除去と同時に終了する。このエツチングに
よシリコセフノン接合の形状が決定される。この後、％
に図示していないが、層間絶縁膜のパターニング、カウ
ンタ電極から配線を取９出すための配線層のパターニン
グを行なう。
■ Ｐｂ合合金ジョセフソン集積回路知られた、いわゆ
るハーフウィンドウ型の接合ができない。
るハーフウィンドウ型の接合ができない。
第３図にハーフウィンドウ型の接合例を示しており、ベ
ース電極３２の上の絶縁膜に窓７が形成され、該窓７の
一部を含むペース電極上にカウンタ電極３４ ｆｃ影形
成る。接合は図の破線部８に形成され、その寸法は窓７
の幅で一辺が規定され、他辺がカウンタ電極３４の幅で
規定される。
ース電極３２の上の絶縁膜に窓７が形成され、該窓７の
一部を含むペース電極上にカウンタ電極３４ ｆｃ影形
成る。接合は図の破線部８に形成され、その寸法は窓７
の幅で一辺が規定され、他辺がカウンタ電極３４の幅で
規定される。
これに対し、本発明では上述のようＫこのハーフウィン
ドウ型の接合が形成できず、第４図のようにいわゆるフ
ルウィンドウ型接合になる。番号は統一しているので特
に説明しないが、第３図と比較すれば明白なように接合
８がカラ／り電動４の内部に形成され、相対的に寸法が
小さくなってしまう。このことは、たとえばメモリ回路
を形成するときに、メモリセルが大きくなるという困難
を生ずる。
ドウ型の接合が形成できず、第４図のようにいわゆるフ
ルウィンドウ型接合になる。番号は統一しているので特
に説明しないが、第３図と比較すれば明白なように接合
８がカラ／り電動４の内部に形成され、相対的に寸法が
小さくなってしまう。このことは、たとえばメモリ回路
を形成するときに、メモリセルが大きくなるという困難
を生ずる。
■ 回路を完成するために、カウンタ電極から配線を取
シだすための配線層を設けることが不可欠である。この
ため、接合が形成された後の工程が増加する。しかし、
工程が増加するのは、温度上昇その他による接合特性の
劣化をさけるために不利である。また集積回路製造工程
の中でジョセフソン接合形成工程はできるだけ後の方が
望ましいが、従来法ではカウンタ電極から配線取出すた
めのかなり厚い配線層のＮｂ ７１を後工程で形成しな
ければならず、その際熱的な接合劣化ｔ−まねく恐れが
ある。
シだすための配線層を設けることが不可欠である。この
ため、接合が形成された後の工程が増加する。しかし、
工程が増加するのは、温度上昇その他による接合特性の
劣化をさけるために不利である。また集積回路製造工程
の中でジョセフソン接合形成工程はできるだけ後の方が
望ましいが、従来法ではカウンタ電極から配線取出すた
めのかなり厚い配線層のＮｂ ７１を後工程で形成しな
ければならず、その際熱的な接合劣化ｔ−まねく恐れが
ある。
本発明は以上のような従来法における欠点を解決しよう
とするものである。
とするものである。
本発明においては、必要な形にあらかじめパターニング
したＮｂ膜（ベース電極側）の上に、Ａ７−Ｍ酸化膜−
Ｎｂ膜からなるカウンタ電極を堆積・パターニングし、
最初ＣニパターニングしたＮｂ膜とカウンタ電極との重
なり部分でジョセフソン接合の形状が決まるよう（二す
る。
したＮｂ膜（ベース電極側）の上に、Ａ７−Ｍ酸化膜−
Ｎｂ膜からなるカウンタ電極を堆積・パターニングし、
最初ＣニパターニングしたＮｂ膜とカウンタ電極との重
なり部分でジョセフソン接合の形状が決まるよう（二す
る。
したがって、その方法Ｃ二より、八−フクインドク型と
同様のセルフ・アラインの効果なだ丁と同時（二、接合
形成工程を全体のプロセスの中でより後の方Ｃ二するこ
とができ、接合の劣化を防止することができる。
同様のセルフ・アラインの効果なだ丁と同時（二、接合
形成工程を全体のプロセスの中でより後の方Ｃ二するこ
とができ、接合の劣化を防止することができる。
第１図Ｃ；おいて、（Ａ）〜（Ｄ） Ｃ本発明の実施例
の製造工程図を示している。
の製造工程図を示している。
図（Ａ） ｌ二おいて、まず熱酸化したシリコンクエバ
１上ＣＮｂ １２ Ｙ ５０００Ａ高周波スパッタリン
グ（二より堆積する。このＮｂ膜１２は超伝尋グランド
プレーンとなる。
１上ＣＮｂ １２ Ｙ ５０００Ａ高周波スパッタリン
グ（二より堆積する。このＮｂ膜１２は超伝尋グランド
プレーンとなる。
このＮｂ膜１２ンエツテングＣ；よりパターニングした
後、絶縁層として５ｉＯ２１５ｔ’ ！１００ＯＡ高周
波スパッタで堆積する。
後、絶縁層として５ｉＯ２１５ｔ’ ！１００ＯＡ高周
波スパッタで堆積する。
図（Ｂｎ；おいて、この基板上Ｃ二Ｎｂ １４ Ｙ ２
０００Ａ堆積し、エツチングでパターニングする。この
Ｎｂ膜パターンＣ二よりジョセフソン接合のペース電極
同志の配線が行われる。次に、５ｉ０２１５ ｔ’ ３
０００Ａスパツタし、必要なコンタクト穴１８ 、１９
Ｙエツチングであける。
０００Ａ堆積し、エツチングでパターニングする。この
Ｎｂ膜パターンＣ二よりジョセフソン接合のペース電極
同志の配線が行われる。次に、５ｉ０２１５ ｔ’ ３
０００Ａスパツタし、必要なコンタクト穴１８ 、１９
Ｙエツチングであける。
図（Ｃ）（二お−て、Ｎｂ膜１６を４００ＯＡ堆積し、
エツチングでパターン形成する。その後Ａｊ１７ ’ｋ
２０Ａ高周波スパッタで堆積した後、Ａｒ＋１０％Ｏ
ｚｋ Ｏ，２Ｔｏｒｒ導入１時間酸化する。図（Ｄ）Ｌ
：おいて、装置を再排気してからＮｂ ２０ ’Ｊ’
５０００Ａ堆積し、その後エツチング（二上りＮｂ、！
：ＡＩ酸化物、 Ａｌ ｆパターニングする。
エツチングでパターン形成する。その後Ａｊ１７ ’ｋ
２０Ａ高周波スパッタで堆積した後、Ａｒ＋１０％Ｏ
ｚｋ Ｏ，２Ｔｏｒｒ導入１時間酸化する。図（Ｄ）Ｌ
：おいて、装置を再排気してからＮｂ ２０ ’Ｊ’
５０００Ａ堆積し、その後エツチング（二上りＮｂ、！
：ＡＩ酸化物、 Ａｌ ｆパターニングする。
図（Ｄ） （：おいて、Ｎｂ膜１６とＮｂ膜２０との重
なり部分Ｃ；ジョセフソン接合が形成される。
なり部分Ｃ；ジョセフソン接合が形成される。
以上の工程（；よれば、第３図Ｃ二示したようなハーフ
ウィンドウ型の接合が形成でき、また接合形成工程が工
程の後方Ｃ二くるので、熱的な接合劣化が防止できる。
ウィンドウ型の接合が形成でき、また接合形成工程が工
程の後方Ｃ二くるので、熱的な接合劣化が防止できる。
〔実施例２〕
第２図Ｃ；、本発明の他の実施例を示す。
図（Ａ） ｃおいて、熱酸化したシリコンクエノー１１
％：用意する。
％：用意する。
そして、ウェハ１上にＮｂ膜２２ ’？全面Ｃ；形成し
、その上にＡｊ薄膜２５ ｔ−形成し、さらＣ二その上
（二Ｎｂい、リフトオフＣ：より埋込絶縁膜の５ｉ０２
２８に形成する。
、その上にＡｊ薄膜２５ ｔ−形成し、さらＣ二その上
（二Ｎｂい、リフトオフＣ：より埋込絶縁膜の５ｉ０２
２８に形成する。
図（Ｃ）において、レジストパターン四によりベース電
極スのパターニングを行う。
極スのパターニングを行う。
図（Ｄ）において、追加の埋込絶縁膜３０ｔ’Ｊフトオ
フによシ形成する。
フによシ形成する。
図（Ｅ）において、Ａ７２６を薄＜（２０Ｘ）高周波ス
パッタで堆積した後、Ａｒ＋１０％０２ｔ Ｏ，２Ｔｏ
ｒｒ導入して１時間酸化する。装置を再排気してからＮ
ｂ２７ｔ−５０００＾堆積し、その後エツチングにより
パターニングし、カウンタ電極を形成する。
パッタで堆積した後、Ａｒ＋１０％０２ｔ Ｏ，２Ｔｏ
ｒｒ導入して１時間酸化する。装置を再排気してからＮ
ｂ２７ｔ−５０００＾堆積し、その後エツチングにより
パターニングし、カウンタ電極を形成する。
本実施例によれば、先の実施例と同様にノ・−ツウイン
ドウ型接合が形成でき、また接合形成が後工程になり、
接合劣化が防止できる。
ドウ型接合が形成でき、また接合形成が後工程になり、
接合劣化が防止できる。
本発明によれば上述のように第１のＮｂパターン（ベー
ス電極）と第２のＮｂパターンの重なシ部分でジョセフ
ンン素子の面積が決まるため、いわゆるハーフウィンド
ウ型と同様のセルファラインプロセスが可能となる。
ス電極）と第２のＮｂパターンの重なシ部分でジョセフ
ンン素子の面積が決まるため、いわゆるハーフウィンド
ウ型と同様のセルファラインプロセスが可能となる。
また、接合形成をプロセス全体の中・でよシ後方にでき
るので接合の劣化が少ない。
るので接合の劣化が少ない。
第１図（Ａ）〜（Ｄ）は本発明の第１の実施例の工程図
、 第２図（Ａ）〜（Ｅ）は本発明の第２の実施例の工程図
、 第３図、第４図はそれぞれハーフウィンドウ型及びフル
ウィンドウ型の電極構造の平面図、第５図（Ａ）〜（Ｃ
）は従来例の工程図。 １４・・・Ｎｂ（膜）、１５・・・５ｉ（ｈｏ、１６・
・・Ｎｂ（膜）、１７・・・ＡＩ。 １８ 、１９・・・コンタクト穴、頷・・・Ｎｂ（膜）
。
、 第２図（Ａ）〜（Ｅ）は本発明の第２の実施例の工程図
、 第３図、第４図はそれぞれハーフウィンドウ型及びフル
ウィンドウ型の電極構造の平面図、第５図（Ａ）〜（Ｃ
）は従来例の工程図。 １４・・・Ｎｂ（膜）、１５・・・５ｉ（ｈｏ、１６・
・・Ｎｂ（膜）、１７・・・ＡＩ。 １８ 、１９・・・コンタクト穴、頷・・・Ｎｂ（膜）
。
Claims (1)
- 基板上に第１のＮｂ薄膜を形成しパターニングする工
程、基板全体をクリーニングした後、全面にＡｌを５〜
１００Å堆積する工程、ついで該Ａｌを酸化する工程、
次に全面に第２のＮｂ薄膜を堆積する工程、上記第１、
第２のＮｂ薄膜及びＡｌ−Ａｌ酸化膜の多層膜をパター
ニングする工程を順に含み、第１のＮｂ薄膜のパターン
と第２のＮｂ薄膜のパターンとの重なり部分でジョセフ
ソン接合を形成することを特徴とするジョセフソン集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252159A JPS61129885A (ja) | 1984-11-29 | 1984-11-29 | ジヨセフソン集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252159A JPS61129885A (ja) | 1984-11-29 | 1984-11-29 | ジヨセフソン集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61129885A true JPS61129885A (ja) | 1986-06-17 |
Family
ID=17233304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252159A Pending JPS61129885A (ja) | 1984-11-29 | 1984-11-29 | ジヨセフソン集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129885A (ja) |
-
1984
- 1984-11-29 JP JP59252159A patent/JPS61129885A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897248B2 (ja) | 半導体装置の製造方法 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61129885A (ja) | ジヨセフソン集積回路の製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3204164B2 (ja) | 半導体装置の製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH058596B2 (ja) | ||
| JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH03286563A (ja) | 半導体装置およびその製造方法 | |
| JPH0374512B2 (ja) | ||
| JPS62115744A (ja) | 半導体装置 | |
| JPH0536837A (ja) | 多層配線形成法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPS61241989A (ja) | 超伝導線路の作製方法 | |
| JPS62183576A (ja) | ジヨセフソン素子の製造方法 | |
| JPH0328074B2 (ja) |