JPS61128543A - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPS61128543A JPS61128543A JP59250216A JP25021684A JPS61128543A JP S61128543 A JPS61128543 A JP S61128543A JP 59250216 A JP59250216 A JP 59250216A JP 25021684 A JP25021684 A JP 25021684A JP S61128543 A JPS61128543 A JP S61128543A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ordinates
- region
- starting
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、 Ｌ Ｓ Ｉ （Ｌａｒｇｅ ５ｃａｌｅ
Ｉｎｔｅｇｒａｔｉｏｎ） 、 ＭＣＰ （Ｍｅｔａ
ｌ Ｃａｓｔｉｎｇ Ｐａｔｔｅｒｎ ） 、 ＰＷ
Ｂ（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）等の
配線基板の配線処理方式に関する。
Ｉｎｔｅｇｒａｔｉｏｎ） 、 ＭＣＰ （Ｍｅｔａ
ｌ Ｃａｓｔｉｎｇ Ｐａｔｔｅｒｎ ） 、 ＰＷ
Ｂ（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）等の
配線基板の配線処理方式に関する。
従来、この種め配線は汎用コンピュータとソフトウェア
により基板全体を一括して配線径路を求めるという自動
配線処理をしていた。しかし近年、基板の高密度化に伴
い配線格子が急増しており、従来の方式では、基板全体
を一括して配線処理するため、配線格子増加に対して処
理時間や記憶エリアが幾何級数的に増加するという欠点
があるつ〔発明の目的〕 本発明の目的は、配線領域を適当に分割し、分割配線領
域毎に配線処理することにより上記欠点を解決した配線
処理方式を提供することにある。
により基板全体を一括して配線径路を求めるという自動
配線処理をしていた。しかし近年、基板の高密度化に伴
い配線格子が急増しており、従来の方式では、基板全体
を一括して配線処理するため、配線格子増加に対して処
理時間や記憶エリアが幾何級数的に増加するという欠点
があるつ〔発明の目的〕 本発明の目的は、配線領域を適当に分割し、分割配線領
域毎に配線処理することにより上記欠点を解決した配線
処理方式を提供することにある。
本発明の配線処理方式は、配線基板において、以下のス
テップで配線径路を決定することを特徴としている。
テップで配線径路を決定することを特徴としている。
（１）配線基板全体を任意の配線領域に分割する。
（２）接続すべき始終点座標を上記分割配線領域毎の始
終点座標に分割し、分割された始終点座標を各分割配線
領域毎の相対座標に変換する。
終点座標に分割し、分割された始終点座標を各分割配線
領域毎の相対座標に変換する。
（３）各分割配線領域毎に上記相対座標に対する径路を
求める。
求める。
（４）求まった径路を配線基板全体の絶対座標に変換し
、始終点座標に対する基板上の径路を求める。
、始終点座標に対する基板上の径路を求める。
〔実施例〕・
第１図は、本発明の一実施例である配線処理方式に用い
る配線処理装置の構成を示す機能ブロック図であり、第
２図は本実施例の配線処理制御方法を示した流れ図であ
る。
る配線処理装置の構成を示す機能ブロック図であり、第
２図は本実施例の配線処理制御方法を示した流れ図であ
る。
第１図において、配線領域分割手段１は、配線しようと
する基板全体を任意の配線領域に分割しＭ個の分割配線
領域（以下、単に領域という）を決定スる（ステップ■
）。一方、配線基板上で接続すべき一組の始終点座標（
以下、配線データということがある）を、第１メモリ手
段２に入力し、後述スるステップ［相］〜［相］の操作
で使用するために、配線表に登録する（ステップ■）。
する基板全体を任意の配線領域に分割しＭ個の分割配線
領域（以下、単に領域という）を決定スる（ステップ■
）。一方、配線基板上で接続すべき一組の始終点座標（
以下、配線データということがある）を、第１メモリ手
段２に入力し、後述スるステップ［相］〜［相］の操作
で使用するために、配線表に登録する（ステップ■）。
判断手段３は、第１メモリ手段２に入力された始終点座
標を読取り、配線領域分割手段１によって決められた領
域に基づいて、始終点座標を領域毎に分割する必要があ
るか否かを調べる（ステップ■）。始終点座標が異なる
領域にある、すなわち分割が必要ならば始終点座標分割
手段４は、始終点座標を領域毎に分割し、各領域上での
始終点座標を決定する（ステップ■）。第１座標変換手
段５は、領域毎に割付けられた始終点座標を当該領域の
基準点からの相対座標（以下、領域配線データというこ
とがある）に変換し、第１メモリ手段２の当該領域配線
表に登録する（ステップ■）。判断手段３が、始終点座
標が同一領域にある、すなわち始終点座標を領域毎に分
割する必要がないと判断したならば、始終点座標を当該
領域の基準点からの相対座標に変換し、第１メモリ手段
２の当該領域配線表に登録する（ステップ■）。
標を読取り、配線領域分割手段１によって決められた領
域に基づいて、始終点座標を領域毎に分割する必要があ
るか否かを調べる（ステップ■）。始終点座標が異なる
領域にある、すなわち分割が必要ならば始終点座標分割
手段４は、始終点座標を領域毎に分割し、各領域上での
始終点座標を決定する（ステップ■）。第１座標変換手
段５は、領域毎に割付けられた始終点座標を当該領域の
基準点からの相対座標（以下、領域配線データというこ
とがある）に変換し、第１メモリ手段２の当該領域配線
表に登録する（ステップ■）。判断手段３が、始終点座
標が同一領域にある、すなわち始終点座標を領域毎に分
割する必要がないと判断したならば、始終点座標を当該
領域の基準点からの相対座標に変換し、第１メモリ手段
２の当該領域配線表に登録する（ステップ■）。
判断手段３では、第１メモリ手段２への全配線データの
入力が完了したか否かをチェックしくステップ■）、未
完なら次の配線データに対してスフテップ■〜■の操作
を繰返す。全配線データの入力が完了したならば、処理
すべき領域を指示する領域カウンター６に１をセットす
る（ステップ■）。この領域ｐランター６のカウント値
１により、第１番目領域より順次処理されるが、以下の
過程を一般化して説明するために領域カウンターのカウ
ント値は、今、Ｎであるものとする。
入力が完了したか否かをチェックしくステップ■）、未
完なら次の配線データに対してスフテップ■〜■の操作
を繰返す。全配線データの入力が完了したならば、処理
すべき領域を指示する領域カウンター６に１をセットす
る（ステップ■）。この領域ｐランター６のカウント値
１により、第１番目領域より順次処理されるが、以下の
過程を一般化して説明するために領域カウンターのカウ
ント値は、今、Ｎであるものとする。
領域内径路決定手段７では、領域カウンター６で指示さ
れている第Ｎ番目領域での配線径路決定のための初期設
定を行い（ステップ■）、第１メモリ手段２の第Ｎ番目
領域配線表より一組の領域配線データを入力し、これら
データに基づいて詳細な領域内径路を求め（ステップ■
）、領域内径路が求まったか否かを調べる（ステップ＠
ｌ）。領域内径路が求まったならば、第２座標変換手段
８で始終点座標及び経由点座標を基板全体座標すなわち
基板全体の絶対座標に変換後、第２メモリ手段９の結線
済み表に登録する（ステップ■）。領域内径路が求まら
なかったならば、第２座標変換手段８は、始終点座標の
みを基板全体座標に変換後、第２メモリ手段９の未結線
表に登録する（ステップ＠）。領域内径路決定手段７は
、第１メモリ手段２の第Ｎ番目領域配線表に径路決め未
処理データがあるか否かを調べ（ステップ＠）、未処理
データがあればステップ■〜０の操作を繰返す。
れている第Ｎ番目領域での配線径路決定のための初期設
定を行い（ステップ■）、第１メモリ手段２の第Ｎ番目
領域配線表より一組の領域配線データを入力し、これら
データに基づいて詳細な領域内径路を求め（ステップ■
）、領域内径路が求まったか否かを調べる（ステップ＠
ｌ）。領域内径路が求まったならば、第２座標変換手段
８で始終点座標及び経由点座標を基板全体座標すなわち
基板全体の絶対座標に変換後、第２メモリ手段９の結線
済み表に登録する（ステップ■）。領域内径路が求まら
なかったならば、第２座標変換手段８は、始終点座標の
みを基板全体座標に変換後、第２メモリ手段９の未結線
表に登録する（ステップ＠）。領域内径路決定手段７は
、第１メモリ手段２の第Ｎ番目領域配線表に径路決め未
処理データがあるか否かを調べ（ステップ＠）、未処理
データがあればステップ■〜０の操作を繰返す。
第Ｎ番目領域の径路決めが全て終了したならば、次の領
域指示のために領域カウンター６を１だけアップする（
ステップ■）。領域内径路決定手段７では、次に処理す
べき領域が存在するか否かを調べ（ステップ［相］）、
存在するならば、すなわち領域カウンター６のカウント
値Ｎ＋１が領域の個数Ｍ以下であれば、ステップ■〜■
の操作を繰返す。
域指示のために領域カウンター６を１だけアップする（
ステップ■）。領域内径路決定手段７では、次に処理す
べき領域が存在するか否かを調べ（ステップ［相］）、
存在するならば、すなわち領域カウンター６のカウント
値Ｎ＋１が領域の個数Ｍ以下であれば、ステップ■〜■
の操作を繰返す。
全領域の径路決めが終了したならば、すなわちＮ＋１が
Ｍより大きければ、最終径路決定手段１０が、第１メモ
リ手段２の配線表より一組の配線データを読取り、及び
第２メモリ手段９をアクセスして、結線済み表、未結線
表を調べて各領域の径路を追跡し、基板全体の径路を求
める（ステップ＠ｌ）。さらに最終径路決定手段１０は
、求めた最終径路に未結線表からのデータがあるか否か
を稠べ（ステップＯ）、あるならば該配線は径路決めが
出来ないものとして第１メモリ部２の未配線表に登録し
くステップ＠ｌ）、ないならば該配線は径路決めが出来
たものとして第１メモリ部２の配線完了表に登録する（
ステップ＠）。最終径路決定手段ＩＯは、第１メモリ手
段２の配線表を調べ（ステップ＠ｌ）、径路追跡を必要
とする配線データがあればステップ［相］〜［相］の操
作を繰返し、なければ全操作を終了する。
Ｍより大きければ、最終径路決定手段１０が、第１メモ
リ手段２の配線表より一組の配線データを読取り、及び
第２メモリ手段９をアクセスして、結線済み表、未結線
表を調べて各領域の径路を追跡し、基板全体の径路を求
める（ステップ＠ｌ）。さらに最終径路決定手段１０は
、求めた最終径路に未結線表からのデータがあるか否か
を稠べ（ステップＯ）、あるならば該配線は径路決めが
出来ないものとして第１メモリ部２の未配線表に登録し
くステップ＠ｌ）、ないならば該配線は径路決めが出来
たものとして第１メモリ部２の配線完了表に登録する（
ステップ＠）。最終径路決定手段ＩＯは、第１メモリ手
段２の配線表を調べ（ステップ＠ｌ）、径路追跡を必要
とする配線データがあればステップ［相］〜［相］の操
作を繰返し、なければ全操作を終了する。
以上説明したように、本実施例によれば、配線基板を任
意の領域に分割し、次に接続すべき全配線データを領域
毎に分割後、領域毎に径路を求め、各分割領域毎の径路
を継ぎ合わせて、基板全体での径路を決定している。
意の領域に分割し、次に接続すべき全配線データを領域
毎に分割後、領域毎に径路を求め、各分割領域毎の径路
を継ぎ合わせて、基板全体での径路を決定している。
以上本発明の一実施例を説明したが、当業者であれば本
発明の範囲内で種々の変形、変更が可能なことは勿論で
ある。
発明の範囲内で種々の変形、変更が可能なことは勿論で
ある。
以上説明したように、本発明によれば高密度基板におい
て分割配線処理することにより、基板全体を一括配線処
理する場合に比べて処理時間や記憶エリアを大幅に減少
できるという効果がある。
て分割配線処理することにより、基板全体を一括配線処
理する場合に比べて処理時間や記憶エリアを大幅に減少
できるという効果がある。
第１図は本発明の詳細な説明するための機能ブロック図
、 第２図は実施例を説明するための流れ図である。 １・・・・・配線領域分割手段 ２・・・・・第１メモリ手段 ３・・・・・判断手段 ４・・・・・始終点座標分割手段 ５・・・・・第１座標変換手段 ６・・・・・領域カウンター ７・・・・・領域内径路決定手段 ８・・・・・第２座標変換手段 ９・・・・・第２メモリ手段 １０・・・・最終径路決定手段
、 第２図は実施例を説明するための流れ図である。 １・・・・・配線領域分割手段 ２・・・・・第１メモリ手段 ３・・・・・判断手段 ４・・・・・始終点座標分割手段 ５・・・・・第１座標変換手段 ６・・・・・領域カウンター ７・・・・・領域内径路決定手段 ８・・・・・第２座標変換手段 ９・・・・・第２メモリ手段 １０・・・・最終径路決定手段
Claims (1)
- 【特許請求の範囲】 １、配線基板において、以下のステップで配線径路を決
定することを特徴とする配線処理方式。 （１）配線基板全体を任意の配線領域に分割する。 （２）接続すべき始終点座標を上記分割配線領域毎の始
終点座標に分割し、分割された始終点座標を各分割配線
領域毎の相対座標に変換する。 （３）各分割配線領域毎に上記相対座標に対する径路を
求める。 （４）求まった径路を配線基板全体の絶対座標に変換し
、始終点座標に対する基板上の径路を求める。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250216A JPS61128543A (ja) | 1984-11-27 | 1984-11-27 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250216A JPS61128543A (ja) | 1984-11-27 | 1984-11-27 | 配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128543A true JPS61128543A (ja) | 1986-06-16 |
Family
ID=17204552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250216A Pending JPS61128543A (ja) | 1984-11-27 | 1984-11-27 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128543A (ja) |
-
1984
- 1984-11-27 JP JP59250216A patent/JPS61128543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088518A (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
| US6792593B2 (en) | Pattern correction method, apparatus, and program | |
| JPS6246036B2 (ja) | ||
| JPS61128543A (ja) | 配線処理方式 | |
| JPS63181348A (ja) | Ｌｓｉのレイアウト設計装置 | |
| JP2829072B2 (ja) | Ｌｓｉ配線変更方法 | |
| JPH03175720A (ja) | 半導体集積回路 | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JPH04165470A (ja) | Ｌｓｉのレイアウト設計方式 | |
| JP2542784B2 (ja) | 自動部品認識装置 | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH06140507A (ja) | チップサイズ評価方法 | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JP2753001B2 (ja) | 半導体集積回路装置の設計変更方法 | |
| JP2946668B2 (ja) | 電子回路設計装置 | |
| JP2995906B2 (ja) | プリント配線板配置処理装置 | |
| JPH0212918A (ja) | 半導体集積回路の配線方法 | |
| JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
| JPH01318300A (ja) | 実装順序決定処理方式 | |
| JPH01106265A (ja) | 自動配線ネットのオーダリング指定方法 | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JPH04182783A (ja) | 配線可能性判定方法 | |
| JPS63234358A (ja) | 論理回路図処理装置 | |
| JPH05120378A (ja) | 集積回路の予測配線長計算法 |