JPH04182783A - 配線可能性判定方法 - Google Patents

配線可能性判定方法

Info

Publication number
JPH04182783A
JPH04182783A JP2312215A JP31221590A JPH04182783A JP H04182783 A JPH04182783 A JP H04182783A JP 2312215 A JP2312215 A JP 2312215A JP 31221590 A JP31221590 A JP 31221590A JP H04182783 A JPH04182783 A JP H04182783A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring
signal line
possibility
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2312215A
Other languages
English (en)
Inventor
Yoshinori Hayashi
林 好則
Kazuhiro Takahashi
一浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2312215A priority Critical patent/JPH04182783A/ja
Publication of JPH04182783A publication Critical patent/JPH04182783A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に複数の集積回路素子を配置。
配線してなる半導体集積回路装置をCAD設計する段階
において、集積回路素子の配置位置及び各集積回路素子
間の配線経路を決定する前に、配線可能であるか否かを
判定する配線可能性判定方法に関する。
〔従来の技術〕
第3図は、このような配線可能性判定方法の従来の手順
を示すフローチャートであり、第2図(a)。
第2図(b)は半導体集積基板上の回路の一例を示す模
式図である。第2図(a)、 (b)において、209
〜217は集積回路素子、218〜223は配線を行う
ための配線格子である。また、対応する集積回路素子間
に対して、第2図(a)では接続対象の8本の信号線2
01〜208が、第2図(b)では接続対象の8本の信
号線224〜231が夫々示されている。以下、第3図
のフローチャート及び第2図(a)の回路模式図を参照
して従来の配線可能性判定方法について説明する。
まず、回路の接続情報から使用する集積回路素子のトラ
ンジスタペア数の総和を算出する(ステップ531)。
各集積回路素子209〜217のトランジスタペア数を
何れもaとすれば、第2図(a)についてこれを具体的
に求めると、接続に関与する集積回路素子は9個存在す
るので、そのトランジスタペア数の総和は9aである。
次に、回路の接続情報から、ピンペア数(接続する入力
ピンと出力ピンとで1対)を算出する(ステップ532
)。第2図(a)に示す例では8本の信号線があり、こ
のピンペア数は8である。最後に、算出したトランジス
タペア数の総和(第2図(a)の例では9a)とピンペ
ア数(第2図(a)の例では8)とに基づいて、配線可
能であるか否かを経験的に判定する(ステップ533)
第2図(b)に示す例に対して、上述したような判定方
法をあてはめると、トランジスタペア数の総和及びピン
ペア数は夫々、9a、8となる。この数値は第2図(a
)に示す例と同じであるので、従来の判定方法では、第
2図(a)及び第2図(b)の配線可能性は同等である
と判定することになる。
〔発明が解決しようとする課題〕 従来、配線可能性の判定は以上のようになされており、
第2図(a)及び第2図(b)においては、上述したよ
うに、その配線可能性は同等であると判定される。とこ
ろが実際上は、第2図(a)の場合は全信号線が配線格
子上に割当てられるが、第2図(b)の場合は全信号線
を配線格子上に割当てることは不可能である。このよう
に、従来の配線可能性判定方法では、配線可能か否かを
正確に判定することができないという問題があった。
本発明はこのような問題を解決するためになされたもの
であり、半導体集積回路装置をCAD設計する際に配線
可能性を正確に判定することができる配線可能性判定方
法を提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る配線可能性判定方法は、配線されるべき集
積回路素子の面積に基づいて配線可能性を判定すること
を特徴とする。
〔作用〕
本発明の配線可能性判定方法にあっては、まず集積回路
素子間の接続情報から接続すべき集積回路素子を選択す
る。そしてこの選択した個々の集積回路素子と、この接
続以外の別の接続によってこの選択した集積回路素子と
接続するすべての集積回路素子の面積とを求める。すべ
ての接続において、同様な面積を求める。このようにし
て求められた面積に基づいて、配線可能性を判定する。
そうすると、配線に必要と予想される総配線長に対応す
る値をこれらの面積から求められるので、その判定結果
は正確である。
〔実施例〕
以下、本発明の実施例について具体的に説明する。第1
図は、本発明に係る配線可能性判定方法の手順を示すフ
ローチャートである。前述の第2図(a)に示す例に対
して本発明を適用した場合について説明する。なお、第
2図(a)に示す各集積回路素子209〜217の面積
はすべてSであるとする。
まず、配線可能性を判定するための要素である判定値を
0に設定する(ステップSl)。次に、回路の接続情報
から接続対象の未処理の信号線を選択する(ステップS
2)。例えば、未処理の信号線として信号線201を選
択する。
選択した信号線に接続する個々の集積回路素子について
、自分自身の面積と、選択した信号線以外の信号線を介
して接続するすべての集積回路素子の総面積との和を求
め、この和の平方根を判定値に加算する(ステップS3
)。選択した信号線201に接続する一方の集積回路素
子209について、自分自身の面積Sと、信号線201
以外の信号線を介して接続する集積回路素子の総面積0
(集積回路素子209では信号線201以外に他の集積
回路素子と接続することがないので総面積は0となる)
との和Sを求め、この和Sの平方根fi番割判定値=0
)に加算する。選択した信号線201に接続する他方の
集積回路素子210について、自分自身の面積Sと、信
号線201以外の信号線を介して接続する集積回路素子
の総面積2s(集積回路素子210では信号線201以
外に信号線202,204を介して集積回路素子211
.213に夫々接続しているので総面積は集積回路素子
2個分の面積2sとなる)との和3sを求め、この和S
の平方根fT■を判定値(= −rW )に加算する。
従って、信号線201に対するステップS3の動作を行
った後の判定値は(1+−/’T)fTとなっている。
次いで、回路の接続情報に未処理の信号線が残存してい
るか否かを判断しくステップS4)、残存している場合
には(ステップS4:YES)、回路の接続情報に含ま
れる残りのすべての未処理の信号線に対して、ステップ
S2.SSの動作を施す。残りの未処理の各信号線20
2〜208に対して、前述した信号線201に対して行
ったと同様の動作(ステップS2.SS)を行って平方
根を求め、この平方根を順次判定値に加算していく。各
信号線202〜208における平方根を具体的に示すと
、以以下のようになる。
信号線202.206.208 : −ri + −’
丁T。
信号線203.205 : f丁+ 2−rn信号線2
04.207 : J丁s+2−’iすべての未処理の
信号線201〜208に対するステップS3の動作を行
った後におけるの判定値は、2(7+8J丁)fiζ2
4f丁となっている。
回路の接続情報に未処理の信号線が残存しな(なると(
ステップS4:NO)、つまりすべての未処理の信号線
に対してステップS2,3の動作がなされると、求めら
れた判定値と基板上の使用可能な配線格子線長との比を
算出する(ステップS5)。そして、この比の値と基板
の規模毎に予め定められておいた基準値との大きさを比
較する(ステップS6)。そして、比の値が基準値以下
であれば(ステップS6:YES)配線可能であると判
定する(ステップS7)。一方、比の値か基準値より大
きい場合には(ステップS6:NO)配線不可能である
と判定する(ステップS8)。
ここで、この比の値が大きくなるほど、配線はより困難
である。
前述の第2図(b)に示す例に対して本発明を適用した
場合について説明する。なお、第2図(b)の例におい
ても、各集積回路素子209〜217の面積はすべてS
であるとする。
選択した信号線224に接続する一方の集積回路素子2
09について、自分自身の面積Sと、信号線201以外
の信号線を介して接続する集積回路素子の総面積0との
和Sを求め、この和Sの平方根J’7を判定値(−〇)
に加算する。選択した信号線224に接続する他方の集
積回路素子213について、自分自身の面積Sと、信号
線224以外の信号線を介して接続する集積回路素子の
総面積7sとの和8sを求め、この和8sの平方根2f
丁丁を判定値(=f丁)に加算する。信号線224に対
するステップS3の動作を行った後の判定値は(1+2
1丁) fiとなっている。残りの未処理の信号線22
5〜231において求められる平方根は信号線224の
場合と同じであるので、すべての未処理の信号線につい
てステップS2,3の動作を行った後の最終的な判定値
は、8(1+2J丁)Jr=31Jマとなっている。
第2図(a)、 (b)における配線可能性の判定につ
いて説明する。
第2図(a)、 (b)において、基板上の使用可能な
配線格子長は同一であるので、求められた判定値とこの
使用可能な配線格子長との比の値は、夫々約24に、 
31k (kは比例定数)と表せる。従って、第2図(
b)に示す回路は第2図(a)に示す回路に比べて配線
が困難であることを、本発明の判定方法では正確に判定
することか可能である。そして、配線可能性の可否を判
定する基準値が24にと31にとの間にあれば、第2図
(a)の回路は配線可能であり、第2図(b)の回路は
配線不可能であると判定できる。
なお、上述の実施例では、すべての信号線が2端子信号
線(2つの集積回路素子を接続する信号線)である場合
について説明したが、信号線が枝分かれしているような
信号線については、次のような処理を行えばよい。この
ような枝分かれの未処理の信号線をステップS2で選択
した場合、この信号線を2端子信号線に分解して、分解
した各信号線に接続する集積回路素子に対してステップ
S3の動作を行って、判定値を求めてもよい。但し、n
(n≧2)個の集積回路素子を接続する信号線を2端子
信号線に分解するには、分解後の2端子信号線数は。C
2であり、これらの集積回路素子を接続するための最少
の2端子信号線数は(n−1)であるので、ステップS
3の動作により算出された判定値に(nl)/、C2つ
まり2 / nを乗じて判定値としてお(必要がある。
更に、この場合、2端子信号線の両端の集積回路素子に
接続するその他の信号線(例えばm個の集積回路素子が
接続しているとする)についても、2端子信号線に分解
した後求められる判定値に2/mを乗じて判定値を算出
することとしてもよい。
なお、上述した実施例にあってはステップS3において
面積の総和の平方根を合算して判定値を求めることとし
たが、これは平方根であればその判定値が予想総配線長
に比例すると期待できるからである。このような例に限
らず、ステップS3において単に面積の総和を判定値と
して算出することとしてもよい。本発明はこのような実
施例に限定されるものではなく、選択した未処理の信号
線に接続する個々の集積回路素子について、自分自身の
面積と選択した以外の信号線を介して個々の集積回路素
子に接続するすべての集積回路素子の面積とを、すべて
の未処理の信号線について求め、これらの面積に基づい
て配線可能性を判定する場合には、いろいろな実施例を
考えることができる。
〔発明の効果〕
以上のように本発明の方法では、各信号線に接続される
べき集積回路素子の面積に基づいて配線可能性を判定す
るので、配線可能性を正確に判定することができ、予め
用意されている数種類の基板の中から1種類の基板を選
択して配置、配線を行うようなCAD設計方式の場合に
、配線が可能でありしかもできるだけ面積が小さいよう
な最適の基板を1回にて容易に選択できるため、設計の
やり直しがな(なり、設計期間の短縮、設計コストの低
減を図れる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明に係る配線可能性判定方法の手順を示す
フローチャート、第2図は半導体集積基板上の回路の一
例を示す模式図、第3図は従来の配線可能性判定方法の
手順を示すフローチャートである。 201〜208.224〜231・・・信号線 209
〜217・・・集積回路素子 218〜223・・・配
線格子なお、図中、同一符号は同一、又は相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. (1)複数の集積回路素子を基板上に配置、配線する前
    に、これらの集積回路素子間の接続情報に応じて配線の
    可能性を判定する方法において、 前記接続情報から接続対象の集積回路素子を選択し、選
    択した集積回路素子の個々の面積と、選択した集積回路
    素子とこの接続以外の別の接続により接続されるすべて
    の集積回路素子の面積とを求め、この求めた面積に基づ
    いて配線の可能性を判定することを特徴とする配線可能
    性判定方法。
JP2312215A 1990-11-16 1990-11-16 配線可能性判定方法 Pending JPH04182783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2312215A JPH04182783A (ja) 1990-11-16 1990-11-16 配線可能性判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2312215A JPH04182783A (ja) 1990-11-16 1990-11-16 配線可能性判定方法

Publications (1)

Publication Number Publication Date
JPH04182783A true JPH04182783A (ja) 1992-06-30

Family

ID=18026580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2312215A Pending JPH04182783A (ja) 1990-11-16 1990-11-16 配線可能性判定方法

Country Status (1)

Country Link
JP (1) JPH04182783A (ja)

Similar Documents

Publication Publication Date Title
JPS63256877A (ja) テスト回路
JPH0587867B2 (ja)
CN104239600B (zh) 基于多商品流的大规模集成电路详细布线方法
MX2011004952A (es) Sistemas y metodos para factorizacion ilu paralela mejorada en sistemas lineales dispersos distribuidos.
CN108120917A (zh) 测试时钟电路确定方法及装置
JPH04186866A (ja) 半導体装置における電源線の配線方法及び電源配線決定装置
JPH04182783A (ja) 配線可能性判定方法
US20030048122A1 (en) Universal programmable delay cell
JP3964483B2 (ja) 集積回路の論理シミュレーション方法
JPS63308676A (ja) 木構造を用いたフロアプラン処理方式
JP3014736B2 (ja) プリント配線板の分割配線方法
JPH09246385A (ja) 半導体回路の配線抵抗算出方法及び半導体回路用cadシステム
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPH05128192A (ja) 消費電力計算方法
JPH02298048A (ja) 自動レイアウトシステム
JPS63271661A (ja) 配線経路探索装置
JPS6385975A (ja) Cadシステム
JPH02266546A (ja) 集積回路装置における集積回路素子の配置方法
JPH0296278A (ja) 自動配線処理方式
JPS61128543A (ja) 配線処理方式
JPH04165470A (ja) Lsiのレイアウト設計方式
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
JPH03278274A (ja) 配線基板の配線順序決定方式及び配線方式
JPH0785130A (ja) 2端子部品実装図変更方法
JPH04251381A (ja) 回路図の自動配線方式