JPH04251381A - 回路図の自動配線方式 - Google Patents
回路図の自動配線方式Info
- Publication number
- JPH04251381A JPH04251381A JP2257789A JP25778990A JPH04251381A JP H04251381 A JPH04251381 A JP H04251381A JP 2257789 A JP2257789 A JP 2257789A JP 25778990 A JP25778990 A JP 25778990A JP H04251381 A JPH04251381 A JP H04251381A
- Authority
- JP
- Japan
- Prior art keywords
- nets
- net
- circuit diagram
- crossing points
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 abstract description 8
- 230000008707 rearrangement Effects 0.000 description 2
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路図の自動配線方式に関し、特に、ＬＳＩ（
７）設計において、計算機を用い、論理接続記述から回
路図の自動生成処理を行う回路図の自動配線方式に関す
る。
７）設計において、計算機を用い、論理接続記述から回
路図の自動生成処理を行う回路図の自動配線方式に関す
る。
従来、この種の技術では、各ネットをそれぞれ独立に処
理をしており、隣接するネット相互の関係を調べて、ネ
ット相互の交差数を評価した上で配線を行うような回路
図の自動生産処理は行われていないのが一般である。
理をしており、隣接するネット相互の関係を調べて、ネ
ット相互の交差数を評価した上で配線を行うような回路
図の自動生産処理は行われていないのが一般である。
第２図（ａ）に示されるのは、従来の回路図の自動配線
方式による回路図の一例で、複数の素子２１およびネッ
トの分岐２２に対応して、三つの相互に隣接するグルー
プ化されたネット２３、２４、２５と７ケ所のネット交
差２６が存在している。
方式による回路図の一例で、複数の素子２１およびネッ
トの分岐２２に対応して、三つの相互に隣接するグルー
プ化されたネット２３、２４、２５と７ケ所のネット交
差２６が存在している。
上述した従来の回路図の自動配線方式においては、隣接
するネットにおいて、そのネットに直交した分岐が存在
する場合、その分岐によって、ネツトが相互に交差する
ことになり、結果として、信号の流れを追いにくい回路
図が生成されるという欠点がある。
するネットにおいて、そのネットに直交した分岐が存在
する場合、その分岐によって、ネツトが相互に交差する
ことになり、結果として、信号の流れを追いにくい回路
図が生成されるという欠点がある。
本発明の回路図の自動配線方式は、論理接続情報からの
回路図の自動生成処理において、所定の素子の配置位置
に対応して、前記素子間のネツトを、相互に隣接するネ
ットの位置関係を確定させることなく概略的に配線する
手順と、前記概略的に配線されたネットの内、相互に隣
接するネットをグループ化する手順と、前記グループ化
された個々のグループごとに、それぞれのグループ内に
おけるネットの交差数を最小とするようにネット相互の
相対的な位置関係を決定する手順と、を含んで構成され
る。
回路図の自動生成処理において、所定の素子の配置位置
に対応して、前記素子間のネツトを、相互に隣接するネ
ットの位置関係を確定させることなく概略的に配線する
手順と、前記概略的に配線されたネットの内、相互に隣
接するネットをグループ化する手順と、前記グループ化
された個々のグループごとに、それぞれのグループ内に
おけるネットの交差数を最小とするようにネット相互の
相対的な位置関係を決定する手順と、を含んで構成され
る。
以下に、本発明について、図面を参照して説明する。
第１図は本発明の一実施例における自動配線手順を示す
流れ図である。まず、置かれるべき素子の配置位置は既
に決定されているものとして、その素子間のネットを概
略的に配線する。この際には、互いに隣接するネット相
互の位置関係までは確定させない。次に、前述のような
概略的に配線されたネットのうち、相互に隣接するネッ
トをグループ化して、各グループ毎にグループ内でのネ
ットの位置を下記のような手順で決定する。
流れ図である。まず、置かれるべき素子の配置位置は既
に決定されているものとして、その素子間のネットを概
略的に配線する。この際には、互いに隣接するネット相
互の位置関係までは確定させない。次に、前述のような
概略的に配線されたネットのうち、相互に隣接するネッ
トをグループ化して、各グループ毎にグループ内でのネ
ットの位置を下記のような手順で決定する。
第２図（ａ）は、本発明を適用する以前の段階における
有るグループ化されたネットの例であり、複数の素子２
１およびネットの分岐２２に対応して、個々では三つの
相互に隣接するグループ化されたネット２３、２４、２
５と７ケ所のネットの交差２６が存在する。各グループ
毎の処理として、第一に、ネット相互の分岐による交差
の状況を現す行列Ａ＝（ａｍｎ）を作成する。ここでａ
ｍｎは、グループ内にＮ本のネットが存在するものとし
て、（グループ内でｍ番目のネットがｎ番目のネットの
左にあった場合の、各々のネットの分岐によるネットの
交差数）−（右にあった場合の交差数）である。すなわ
ち、ａｍｎが負であるならば、ｍ番目のネットは、ｎ番
目のネットより左にあった方が、二つのネット間の交差
数が減ることを表わしている。
有るグループ化されたネットの例であり、複数の素子２
１およびネットの分岐２２に対応して、個々では三つの
相互に隣接するグループ化されたネット２３、２４、２
５と７ケ所のネットの交差２６が存在する。各グループ
毎の処理として、第一に、ネット相互の分岐による交差
の状況を現す行列Ａ＝（ａｍｎ）を作成する。ここでａ
ｍｎは、グループ内にＮ本のネットが存在するものとし
て、（グループ内でｍ番目のネットがｎ番目のネットの
左にあった場合の、各々のネットの分岐によるネットの
交差数）−（右にあった場合の交差数）である。すなわ
ち、ａｍｎが負であるならば、ｍ番目のネットは、ｎ番
目のネットより左にあった方が、二つのネット間の交差
数が減ることを表わしている。
下記に示される行列は、第２図（ａ）のグループに対応
する行列Ａである。
する行列Ａである。
次に、この行列の行、列を同時に交換することにより、
Σｎｍ（ａｍｎ）が最小になるようにする。下記の行列
は、上記の行列の行、列を（１２３）→（３１２）と入
れ換えたものである。
Σｎｍ（ａｍｎ）が最小になるようにする。下記の行列
は、上記の行列の行、列を（１２３）→（３１２）と入
れ換えたものである。
最後に、行列の入れ替えの順と同じに、グループ内のネ
ットを左から順に配置すればよい。第２図（ｂ）に示さ
れる回路図は、上述の手順により並べ換えた結果である
。複数の素子３１およびネツトの分岐３２に対応して、
三つの相互に隣接するグループ化されたネット３３、３
４、３５と３ケ所のネットの交差３６が存在する。即ち
、この並べ換えにより、ネットの交差数が、７ケ所から
３ケ所に減少される。
ットを左から順に配置すればよい。第２図（ｂ）に示さ
れる回路図は、上述の手順により並べ換えた結果である
。複数の素子３１およびネツトの分岐３２に対応して、
三つの相互に隣接するグループ化されたネット３３、３
４、３５と３ケ所のネットの交差３６が存在する。即ち
、この並べ換えにより、ネットの交差数が、７ケ所から
３ケ所に減少される。
以上説明したように、本発明を用いることにより、自動
生産処理により生成される回路図において、ネットの交
差数が最小になるように配線することにより、より見や
すい回路図が生成されるという効果がある。
生産処理により生成される回路図において、ネットの交
差数が最小になるように配線することにより、より見や
すい回路図が生成されるという効果がある。
第図は本発明の一実施例の配線手順を示す流れ図、第２
図（ａ）および（ｂ）は、それぞれ、本発明により最適
化される前の回路図の一例、および本発明により最適化
された後の回路図の一例である。 図において、２１．３１…素子、２２、３２…ネットの
分岐、２３〜２５、３３〜３５…グループ化されたネッ
ト、２６．３６…ネットの交差。 代理人 弁理士 内原晋
図（ａ）および（ｂ）は、それぞれ、本発明により最適
化される前の回路図の一例、および本発明により最適化
された後の回路図の一例である。 図において、２１．３１…素子、２２、３２…ネットの
分岐、２３〜２５、３３〜３５…グループ化されたネッ
ト、２６．３６…ネットの交差。 代理人 弁理士 内原晋
Claims (1)
- 【特許請求の範囲】 論理接続情報からの回路図の自動生成処理において、 所定の素子の配置位置に対応して、前記素子間のネット
を、相互に隣接するネットの位置関係を確定させること
なく概略的に配線する手順と、前記概略的に配線された
ネットの内、相互に隣接するネツトをグループ化する手
順と、前記グループ化された個々のグループごとに、そ
れぞれのグループ内におけるネットの分岐状況を基にし
て、グループ内におけるネットの交差数を最小とするよ
うにネット相互の相対的な位置関係を決定する手順と、 を含むことを特徴とする回路図の自動配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257789A JPH04251381A (ja) | 1990-09-27 | 1990-09-27 | 回路図の自動配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257789A JPH04251381A (ja) | 1990-09-27 | 1990-09-27 | 回路図の自動配線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251381A true JPH04251381A (ja) | 1992-09-07 |
Family
ID=17311131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257789A Pending JPH04251381A (ja) | 1990-09-27 | 1990-09-27 | 回路図の自動配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013146276A1 (ja) * | 2012-03-28 | 2015-12-10 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
-
1990
- 1990-09-27 JP JP2257789A patent/JPH04251381A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013146276A1 (ja) * | 2012-03-28 | 2015-12-10 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467422A (en) | Array processor | |
| US5224056A (en) | Logic placement using positionally asymmetrical partitioning algorithm | |
| US6219627B1 (en) | Architecture of a chip having multiple processors and multiple memories | |
| US5566342A (en) | Scalable switch wiring technique for large arrays of processors | |
| JPH02503245A (ja) | Ｎ次元網でｍ次元（ｍはｎより小さい）結合網をシミュレートする方法と装置 | |
| JPS6364178A (ja) | 画像処理システム | |
| CN105260162B (zh) | 一种矢量排列电路及矢量处理器 | |
| JPH04251381A (ja) | 回路図の自動配線方式 | |
| CA2192753A1 (en) | Array system architecture of multiple parallel structure processors | |
| JP2604469B2 (ja) | 半導体集積回路装置及びその構成方法 | |
| JP2557856B2 (ja) | Ｃａｄシステム | |
| EP0506685B1 (en) | Method and apparatus for simulation of a physical process | |
| EP1010107B1 (en) | Routing method removing cycles in vertical constraint graph | |
| JPH0782482B2 (ja) | ニューロコンピュータの負荷配分方法 | |
| JPH0769893B2 (ja) | ニューラルネットワークシミュレータ | |
| JPH0244499A (ja) | 二事象関連解析方式 | |
| GB2072900A (en) | Data processing system | |
| JPH0156421B2 (ja) | ||
| JP2851079B2 (ja) | 半導体集積回路の製造方法 | |
| JP2667474B2 (ja) | ブロック配置方法 | |
| JPH06266475A (ja) | リセット装置 | |
| JPH0442571A (ja) | 半導体集積回路装置における集積回路素子の配置方法 | |
| JPS63138467A (ja) | 配線処理方式 | |
| JPH0863508A (ja) | 高速図形処理装置 | |
| JPS6149279A (ja) | グラフ作図デ−タ処理方式 |