JPS61128538A - リ−ドフレ−ムの接続方法 - Google Patents
リ−ドフレ−ムの接続方法Info
- Publication number
- JPS61128538A JPS61128538A JP59251015A JP25101584A JPS61128538A JP S61128538 A JPS61128538 A JP S61128538A JP 59251015 A JP59251015 A JP 59251015A JP 25101584 A JP25101584 A JP 25101584A JP S61128538 A JPS61128538 A JP S61128538A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- soldering
- terminal
- solder resist
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子部品などの内部配線に使用するリード
フレームの接続方法に関するものである。
フレームの接続方法に関するものである。
第4図は従来のリードフレームを示す平面図で、1はリ
ードフレームで、リードフレーム1の一端にははんだ付
けされろはんだ付は端子1aが形成され、他端には溶接
される溶接端子1bが形成されて一翫る。
ードフレームで、リードフレーム1の一端にははんだ付
けされろはんだ付は端子1aが形成され、他端には溶接
される溶接端子1bが形成されて一翫る。
lss図は第4図のリードフレーム1を′電子部品に使
用した一例を示す部分断面図で、2は基板、3はパッケ
ージであり、基板2とパンケージ3の内部端子4との間
をリードフレーム1で僧続している。また、5ははんだ
、6は@記基板20基板端子、Tは前記内部端子4と一
体に形成された外部端子である。
用した一例を示す部分断面図で、2は基板、3はパッケ
ージであり、基板2とパンケージ3の内部端子4との間
をリードフレーム1で僧続している。また、5ははんだ
、6は@記基板20基板端子、Tは前記内部端子4と一
体に形成された外部端子である。
従来のリードフレーム1をはんだ付けするには、まず、
基板2にリードフレーム1の一端であるはんだ付は端子
1aをはんだ5にて固定した後、他端である溶接端子1
bを内部端子4に当接し、溶接により接続を行い、基板
端子6と外部端子7との闇の電気的な接続がなされる。
基板2にリードフレーム1の一端であるはんだ付は端子
1aをはんだ5にて固定した後、他端である溶接端子1
bを内部端子4に当接し、溶接により接続を行い、基板
端子6と外部端子7との闇の電気的な接続がなされる。
このように、従来のリードフレーム1を使用してはんだ
付はすると、第6図に示すようにリードフレーム1のは
んだ付は端子1aは、はんだ付けされた界面8がいろい
ろとばらつくため、リードフレーム1のはんだ付けされ
た界面8で折り曲げて他端を溶接する際に、界面8のば
らつきによるストレスによって種々の応力を発生しなが
ら内部端子4に溶接されてしまう。そのため、ひずみに
より生じた残留応力により製品の使用状態によっては基
板−子6にストレスを与え、接続不良を生ずるという問
題点があった。
付はすると、第6図に示すようにリードフレーム1のは
んだ付は端子1aは、はんだ付けされた界面8がいろい
ろとばらつくため、リードフレーム1のはんだ付けされ
た界面8で折り曲げて他端を溶接する際に、界面8のば
らつきによるストレスによって種々の応力を発生しなが
ら内部端子4に溶接されてしまう。そのため、ひずみに
より生じた残留応力により製品の使用状態によっては基
板−子6にストレスを与え、接続不良を生ずるという問
題点があった。
こσノ発明は、上記の溶接時に応力がかからず接続不良
を生じないようにしたリードフレームの接続方法を得る
ことを目的とする。
を生じないようにしたリードフレームの接続方法を得る
ことを目的とする。
この発明にかかるリードフレームの接続方法は、リード
フレームの一端をはんだ付けし、他端を溶接により接続
する内部配線におい℃、はんだ付けする側のリードフレ
ームの一端にはんだの長さを規制するために、ソルダー
レジストとしである程度の耐熱性のあるシリコン、エポ
キシまたはポリイミド系の絶縁膜をあらかじめ形成した
リードフレームを用いて接続するものである。
フレームの一端をはんだ付けし、他端を溶接により接続
する内部配線におい℃、はんだ付けする側のリードフレ
ームの一端にはんだの長さを規制するために、ソルダー
レジストとしである程度の耐熱性のあるシリコン、エポ
キシまたはポリイミド系の絶縁膜をあらかじめ形成した
リードフレームを用いて接続するものである。
〔作用〕
この発明においては、はんだ付けをする側の一端罠形成
された絶縁性のソルダーレジストによりリードフレーム
のはんだ付けの長さが規制され、かつ、はんだ付けされ
た後のリードフレームの折り曲げKよるストレスの発生
を防止する。
された絶縁性のソルダーレジストによりリードフレーム
のはんだ付けの長さが規制され、かつ、はんだ付けされ
た後のリードフレームの折り曲げKよるストレスの発生
を防止する。
I!1図はこの発明の一実施例を示す平面図で、9はリ
ードフレームで、第4図の従来例と同様に、はんだ付は
端子9aと溶接端子9bとを備えている。10は前記は
んだ付は端子9aの界面、11は前記はんだ付は端子9
a#の界面10にはんだ付けの長さを規制するために、
ある程度の耐熱性を有するシリコン、エポキシまたはポ
リイミド系の絶縁膜としてのソルダーレジストである。
ードフレームで、第4図の従来例と同様に、はんだ付は
端子9aと溶接端子9bとを備えている。10は前記は
んだ付は端子9aの界面、11は前記はんだ付は端子9
a#の界面10にはんだ付けの長さを規制するために、
ある程度の耐熱性を有するシリコン、エポキシまたはポ
リイミド系の絶縁膜としてのソルダーレジストである。
第2図はリードフレーム9をはんだ付げした状態を示す
部分平面図である。リードフレーム9を基板2の基板端
子6にはんだ付けする@、リードフレーム9のはんだ付
は端子93のはんだ付は界面10にあらかじめソルダー
レジスト11が形成されているためはんだ付けの長さが
規制されて、各リードフレーム9.9間でのはんだ付は
界面10のばらつきが全くなくはんだ付けできる。この
ため、次段の溶接工程の際にリードフレーム9をパッケ
ージ3の内部端子4へ当接するために折り曲げても、リ
ードフレーム9にストレスを与えることがない。
部分平面図である。リードフレーム9を基板2の基板端
子6にはんだ付けする@、リードフレーム9のはんだ付
は端子93のはんだ付は界面10にあらかじめソルダー
レジスト11が形成されているためはんだ付けの長さが
規制されて、各リードフレーム9.9間でのはんだ付は
界面10のばらつきが全くなくはんだ付けできる。この
ため、次段の溶接工程の際にリードフレーム9をパッケ
ージ3の内部端子4へ当接するために折り曲げても、リ
ードフレーム9にストレスを与えることがない。
また、このソルダーレジスト11をリードフレーム9の
上下面に形成させておけば、第3図に示すように、基板
端子6よりも外側に配線導体12が存在した場合等、電
気的ショート対策にも使用できる。
上下面に形成させておけば、第3図に示すように、基板
端子6よりも外側に配線導体12が存在した場合等、電
気的ショート対策にも使用できる。
この発明は以上説明したとおり、はんだ付けする側のリ
ードフレームの−4にはんだ付けの長さを規制するソル
ダーレジストの膜を形成したリードフレームを用いて接
続するようにしたので、リードフレームを基板端子や内
部端子にはんだ付けしたり溶接したりてる際にリードフ
レームを折り曲げテ発生したストレスによる残留応力が
なくなるため接続不良が生ぜず、信頼性の高い電子部品
等を4もことのできる利点を有する。
ードフレームの−4にはんだ付けの長さを規制するソル
ダーレジストの膜を形成したリードフレームを用いて接
続するようにしたので、リードフレームを基板端子や内
部端子にはんだ付けしたり溶接したりてる際にリードフ
レームを折り曲げテ発生したストレスによる残留応力が
なくなるため接続不良が生ぜず、信頼性の高い電子部品
等を4もことのできる利点を有する。
第1図はこの発明の一実施例を示すリードフレームの平
面図、第2図はリードフレームをはんだ付けした状態を
示す平面図、纂3図はソルダーレジストを形成した態様
を示す部分断面図、第4図は従来のリードフレームの一
例を示す平面図、第5図は第4図のリードフレームを電
子部品に使用した一例を示す部分断面図、第6図は従来
のリードフレームをはんだ付けした状態を示す状態平面
図である。 図において、2は基板、3はパッケージ、4は内部端子
、5ははんだ、6は基板端子、7は外部端子、9はリー
ドフレーム、9aははんだ付は端子、9bは溶接端子、
10ははんだ付は端子の界面、11はソルダーレジスト
、12は配線導体である。 なお、各図中同一符号は同一または相当部分を示す〇 代理人 大岩増雄 (外2名) 第2図 第3図 第4図 第5図 り 第6図
面図、第2図はリードフレームをはんだ付けした状態を
示す平面図、纂3図はソルダーレジストを形成した態様
を示す部分断面図、第4図は従来のリードフレームの一
例を示す平面図、第5図は第4図のリードフレームを電
子部品に使用した一例を示す部分断面図、第6図は従来
のリードフレームをはんだ付けした状態を示す状態平面
図である。 図において、2は基板、3はパッケージ、4は内部端子
、5ははんだ、6は基板端子、7は外部端子、9はリー
ドフレーム、9aははんだ付は端子、9bは溶接端子、
10ははんだ付は端子の界面、11はソルダーレジスト
、12は配線導体である。 なお、各図中同一符号は同一または相当部分を示す〇 代理人 大岩増雄 (外2名) 第2図 第3図 第4図 第5図 り 第6図
Claims (1)
- リードフレームの一端をはんだ付けし、他端を溶接に
より接続する内部配線の接続において、はんだ付けする
側の前記リードフレームの一端にはんだ付けの長さを規
制するソルダーレジストの膜を形成したリードフレーム
を用いて接続することを特徴とするリードフレームの接
続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59251015A JPS61128538A (ja) | 1984-11-27 | 1984-11-27 | リ−ドフレ−ムの接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59251015A JPS61128538A (ja) | 1984-11-27 | 1984-11-27 | リ−ドフレ−ムの接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61128538A true JPS61128538A (ja) | 1986-06-16 |
Family
ID=17216364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59251015A Pending JPS61128538A (ja) | 1984-11-27 | 1984-11-27 | リ−ドフレ−ムの接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61128538A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246297A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | リードの半田付け構造 |
-
1984
- 1984-11-27 JP JP59251015A patent/JPS61128538A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246297A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | リードの半田付け構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61128538A (ja) | リ−ドフレ−ムの接続方法 | |
JPH08250620A (ja) | 半導体装置 | |
JPH07273146A (ja) | 半導体装置の実装方法 | |
JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
JP3237910B2 (ja) | 可撓性基板の端子構造 | |
JPH0414914Y2 (ja) | ||
JPH0414858A (ja) | 電子部品のリード端子構造 | |
JPH0541521Y2 (ja) | ||
JPH03231435A (ja) | 半導体集積回路装置 | |
JPH0380599A (ja) | 電子回路モジュール | |
JPH0331085Y2 (ja) | ||
JPH10223822A (ja) | 半導体装置 | |
JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
JP2561415Y2 (ja) | 半導体装置 | |
JP3115432B2 (ja) | 半導体装置 | |
JPH02121343A (ja) | フィルムキャリア | |
JPH04340266A (ja) | 半導体装置 | |
JPH0575002A (ja) | 電子部品実装用リードフレーム | |
JPH0577972U (ja) | 電子部品の接続構造 | |
JPH05343604A (ja) | ハイブリッドicとその製造方法 | |
JPH03209753A (ja) | 電子部品 | |
JPH03171745A (ja) | ハイブリッド集積回路のマウント構造 |