JPS6112634Y2 - - Google Patents
Info
- Publication number
- JPS6112634Y2 JPS6112634Y2 JP14155481U JP14155481U JPS6112634Y2 JP S6112634 Y2 JPS6112634 Y2 JP S6112634Y2 JP 14155481 U JP14155481 U JP 14155481U JP 14155481 U JP14155481 U JP 14155481U JP S6112634 Y2 JPS6112634 Y2 JP S6112634Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip select
- circuit
- terminal
- input
- select circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010187 selection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Description
【考案の詳細な説明】
本考案はマスクROMに関し、特に該マスク
ROMの選択、非選択を設定するチツプセレクト
回路に関する。
ROMの選択、非選択を設定するチツプセレクト
回路に関する。
従来マスクROMは、チツプセレクト入力回路
を有し、該チツプセレクト入力により、選択、非
選択を決定している。チツプセレクト回路は、選
択状態設定の入力電圧レベルにより、ハイアクテ
イブ、ロウアクテイブ、及び入力電圧に無関係に
選択状態となるドントケアの３方式がある。前記
３方式は、ROMデータ設定時に設定可能な構成
と、固定である構成がある。
を有し、該チツプセレクト入力により、選択、非
選択を決定している。チツプセレクト回路は、選
択状態設定の入力電圧レベルにより、ハイアクテ
イブ、ロウアクテイブ、及び入力電圧に無関係に
選択状態となるドントケアの３方式がある。前記
３方式は、ROMデータ設定時に設定可能な構成
と、固定である構成がある。
前者の構成は従来第１図に示す様に、チツプセ
レクト入力１の反転信号４、正転信号３及び接地
（GND）５のうち一つと、内部ロウアクテイブ回
路７の入力６をROMデータ設定時にプログラム
時に接続するものであつた。
レクト入力１の反転信号４、正転信号３及び接地
（GND）５のうち一つと、内部ロウアクテイブ回
路７の入力６をROMデータ設定時にプログラム
時に接続するものであつた。
上記構成では、GND端子５と内部入力６を接
続するドントケア設定の場合、チツプセレクト回
路８は、マスクROMの動作に全く使用しないに
もかかわらず、動作して電力を消費していた。
続するドントケア設定の場合、チツプセレクト回
路８は、マスクROMの動作に全く使用しないに
もかかわらず、動作して電力を消費していた。
本考案の目的は、前記チツプセレクト入力ドン
トケア設定状態での、該チツプセレクト回路の動
作を不能にし、該回路での電力消費をなくしたチ
ツプセレクト回路を提供することにある。
トケア設定状態での、該チツプセレクト回路の動
作を不能にし、該回路での電力消費をなくしたチ
ツプセレクト回路を提供することにある。
本考案は、前記選択方式設定可能なチツプセレ
クト回路において、ROMデータ設定時に、該チ
ツプセレクト回路の電源供給端子を異なる電源の
１つに選択接続可能にして構成する。
クト回路において、ROMデータ設定時に、該チ
ツプセレクト回路の電源供給端子を異なる電源の
１つに選択接続可能にして構成する。
本考案の一実施例を図面を参照して説明する。
実施例の回路構成は、第２図を参照すると、Ｅ／
Ｄ型インバータ２段のチツプセレクト入力回路１
８と、その反転、正転出力１４，１３と内部ロウ
アクテイブ回路の入力１６との接続部２３と、チ
ツプセレクト回路１８の電源供給端２１と電源、
GND端子２０，１９との接続部２２とを含む。
実施例の回路構成は、第２図を参照すると、Ｅ／
Ｄ型インバータ２段のチツプセレクト入力回路１
８と、その反転、正転出力１４，１３と内部ロウ
アクテイブ回路の入力１６との接続部２３と、チ
ツプセレクト回路１８の電源供給端２１と電源、
GND端子２０，１９との接続部２２とを含む。
本実施列によれば、チツプセレクト入力ドント
ケア設定時に、端子１３か１４と１６を、２１と
１９を接続する。これにより、内部ロウアクテイ
ブ回路の入力１６は、デイプレツシヨントランジ
スタTr５かTr６を通してGNDレベルとなり、チ
ツプセレクト入力１１に無関係に内部回路は選択
状態となる。この時、チツプセレクト回路１８
は、電源供給端２１がGND端子１９と接続され
ているため、Ｅ／Ｄ型インバータ回路は動作せず
電力消費もない。
ケア設定時に、端子１３か１４と１６を、２１と
１９を接続する。これにより、内部ロウアクテイ
ブ回路の入力１６は、デイプレツシヨントランジ
スタTr５かTr６を通してGNDレベルとなり、チ
ツプセレクト入力１１に無関係に内部回路は選択
状態となる。この時、チツプセレクト回路１８
は、電源供給端２１がGND端子１９と接続され
ているため、Ｅ／Ｄ型インバータ回路は動作せず
電力消費もない。
尚、ROMデータ設定時の接続部２２，２３の
接続方法は、例ば拡散層切り換えマスクROMで
は、第３図の様に接続部の各端子を拡散層２４，
２６にして、２５の部分に拡散層データを追加す
る。またコンタクト切り換えマスクROMでは、
第４図の様に、接続部の各端子を異種配線２７，
２８とし、２９の部分に前記異種配線間を接続す
るコンタクトデータを追加する。
接続方法は、例ば拡散層切り換えマスクROMで
は、第３図の様に接続部の各端子を拡散層２４，
２６にして、２５の部分に拡散層データを追加す
る。またコンタクト切り換えマスクROMでは、
第４図の様に、接続部の各端子を異種配線２７，
２８とし、２９の部分に前記異種配線間を接続す
るコンタクトデータを追加する。
本考案は以上説明した様に、選択方式設定可能
なチツプセレクト回路のドントケア設定時に、該
チツプセレクト回路の電源供給側をGNDと接続
する事により、該チツプセレクト回路は動作せず
電力消費がなくなる効果がある。
なチツプセレクト回路のドントケア設定時に、該
チツプセレクト回路の電源供給側をGNDと接続
する事により、該チツプセレクト回路は動作せず
電力消費がなくなる効果がある。
第１図は従来の選択方式設定可能なチツプセレ
クト回路の回路図、第２図は本考案の実施例回路
図第３図は実施例接続部の接続模式図で拡散層切
り換えマスクROMの場合、第４図は同じく接続
模式図でコンタクト切り換えの場合である。 １，１１……チツプセレクト入力端子、２，１
２……電源端子、３，４，５，１３，１４……チ
ツプセレクト回出力の内部接続端子、６，１６…
…内部ロウアクテイブ回路の入力接続端子、７，
１７……内部ロウアクテイブ回路、８，１８……
チツプセレクト回路、１９……チツプセレクト回
路の電源供給部のGND接続端子、２０……チツ
プセレクト回路の電源供給部のＶcc接続端子、２
１……チツプセレクト回路の電源供給端子、２２
……チツプセレクト回路の電源供給部、２３……
チツプセレクト回路出力の内部接続部、２４，２
６……接続部各端子の拡散層、２５……接続デー
タ拡散層、２７，２８……接続部各端子の配線層
（例えばアルミ、ポリシリ）、２９……接続部異種
配線層間の接続データコンタクト、Tr１，Tr
２，Tr５，Tr６……デイプレツシヨン型トラン
ジスタ、Tr３，Tr４，Tr７，Tr８……エンハン
スメント型トランジスタ。
クト回路の回路図、第２図は本考案の実施例回路
図第３図は実施例接続部の接続模式図で拡散層切
り換えマスクROMの場合、第４図は同じく接続
模式図でコンタクト切り換えの場合である。 １，１１……チツプセレクト入力端子、２，１
２……電源端子、３，４，５，１３，１４……チ
ツプセレクト回出力の内部接続端子、６，１６…
…内部ロウアクテイブ回路の入力接続端子、７，
１７……内部ロウアクテイブ回路、８，１８……
チツプセレクト回路、１９……チツプセレクト回
路の電源供給部のGND接続端子、２０……チツ
プセレクト回路の電源供給部のＶcc接続端子、２
１……チツプセレクト回路の電源供給端子、２２
……チツプセレクト回路の電源供給部、２３……
チツプセレクト回路出力の内部接続部、２４，２
６……接続部各端子の拡散層、２５……接続デー
タ拡散層、２７，２８……接続部各端子の配線層
（例えばアルミ、ポリシリ）、２９……接続部異種
配線層間の接続データコンタクト、Tr１，Tr
２，Tr５，Tr６……デイプレツシヨン型トラン
ジスタ、Tr３，Tr４，Tr７，Tr８……エンハン
スメント型トランジスタ。
Claims (1)
- ROMのチツプセレクト入力回路において、該
チツプセレクト回路の電源供給端子を、異なる電
源の任意の一つに選択接続可能にしたことを特徴
とするチツプセレクト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14155481U JPS5848099U (ja) | 1981-09-24 | 1981-09-24 | チツプセレクト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14155481U JPS5848099U (ja) | 1981-09-24 | 1981-09-24 | チツプセレクト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848099U JPS5848099U (ja) | 1983-03-31 |
| JPS6112634Y2 true JPS6112634Y2 (ja) | 1986-04-19 |
Family
ID=29934650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14155481U Granted JPS5848099U (ja) | 1981-09-24 | 1981-09-24 | チツプセレクト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848099U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612459A (en) * | 1984-05-31 | 1986-09-16 | Rca Corporation | Programmable buffer selectively settable to operate in different modes |
| US4754167A (en) * | 1985-04-04 | 1988-06-28 | Cecil Conkle | Programmable reference voltage generator for a read only memory |
-
1981
- 1981-09-24 JP JP14155481U patent/JPS5848099U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5848099U (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0527285B2 (ja) | ||
| JPS6112634Y2 (ja) | ||
| JPS6044752B2 (ja) | ダイナミツクメモリ | |
| JPS61265794A (ja) | 半導体記憶装置のデコ−ダ回路 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPH01276915A (ja) | 論理回路 | |
| JPH0347589B2 (ja) | ||
| JPH05101673A (ja) | プログラム回路 | |
| JP2608368B2 (ja) | 電子装置 | |
| JP2518253B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3151298B2 (ja) | 半導体集積回路装置 | |
| JPS6193899U (ja) | ||
| JPH0566772B2 (ja) | ||
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS61123153A (ja) | ゲ−トアレイｌｓｉ装置 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPH09326439A (ja) | 半導体装置 | |
| JPS6155298U (ja) | ||
| JPS59119623U (ja) | 電圧ミラ−回路 | |
| JPH0453256A (ja) | 半導体装置 | |
| JPH04151856A (ja) | ゲートアレイ型半導体集積回路装置 | |
| JPH036664B2 (ja) | ||
| JPS59229854A (ja) | 論理回路の集積化構造 | |
| JPS59111334U (ja) | インバ−タ回路 |