JPS61117630A - デ−タ処理装置の構成検査方法 - Google Patents

デ−タ処理装置の構成検査方法

Info

Publication number
JPS61117630A
JPS61117630A JP59238308A JP23830884A JPS61117630A JP S61117630 A JPS61117630 A JP S61117630A JP 59238308 A JP59238308 A JP 59238308A JP 23830884 A JP23830884 A JP 23830884A JP S61117630 A JPS61117630 A JP S61117630A
Authority
JP
Japan
Prior art keywords
packages
svp
package
configuration
constitution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59238308A
Other languages
English (en)
Inventor
Nobuhiro Koyama
小山 信弘
Toshio Ogawara
大河原 敏男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59238308A priority Critical patent/JPS61117630A/ja
Publication of JPS61117630A publication Critical patent/JPS61117630A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、トV数の処理ユニットをシステムに応して組
合せて用いるデータ処理装置の構成検査方法に係り、特
に小規模のサービスプロセッサによってデータ処理装置
の構成を検査する場合にl(Uな構成検査方法に関する
〔発明の背景〕
一般にデータ処理装置は、複数の処理ユニ、ノドがシス
テムに応じて組み合わされてnlいら、Iしている。こ
のようなデータ処理装置における処理ユニットの構成検
査方法として、従来1例えば特開昭58−195974
号公報に開示されているように、保守・診断用のサービ
スプロセッサ(以下。
SvPと略称する)を用いる方法が知られている。
この構成検査方法は概ね次のようなものである。
処理ユニットの構成情報および処理ユニソ1−の内部状
態のθJllll設定情報(以下、これらの情報を=1
ンフィグレーションデータと呼ぶ)をS V Pで記憶
し、データ処理動作開始前に、コンフィグレーションデ
ータで指示される処理ユニノ1−ヲ、同しくコンフィグ
レーションデータで指示さJ(る内部状態に初期設定し
5.その後、svr’で詠処理ユニノ[−の内部状態を
読み出し、正しく初期設定さ、Itでいるか否かをチェ
ックする。
この方法によれば、処理ユニットの初期設定の成功ある
いは失敗によって処理ユニットの故障を容易に検査でき
るが、コンフィグレーションデータを記憶格納する手段
、及び、処理ユニットの構成か変わる都度、コンフィグ
レーションデータを変更するためのプログラム(通常、
これは結構大きなものである)と該プログラムを記憶格
納する1段が必要であり、記憶容量等の小さい小規(g
なSVPでは、これらを満すことは困難である。また、
この方法では、構成検査の対象となるのは。
処理ユニットにおいて内部状態の初期設定の対象どなる
パンケージに限られ、それ以外のパッケージは構成検査
のI1象とならない欠点を有し、ている。
〔発明の目的〕
本発明の目的は、複数の処理ユニットをシステl、に応
して組合せて用いるデータ処理装置において、処理ユニ
ットの内部状態の初期設定の対象となJうないパッケー
ジも含めた構成検査を、小規模なs v +1で容易に
大曳することにある。
〔発明の概要〕
本発明は、構成検査のためにS V Pに記憶するデー
タを、実装されているパンケージの枚数の正解値とし、
パッケージが実装されているか否かを調へて、実装され
ていると1?!ffiされたパッケージの枚数のカウン
ト値を前記正解値と照合して、処理ユニットの構成が正
しいか否かを検査するものである。
即ち、5VI7に記憶するデータを、実装されるパッケ
ージの枚数の正解値とすることによって。
構成検査のためのデータの記憶格納に要する容量を少な
くできると共に、処理ユニットの構成が変わる都度、記
憶されているデータの変更を行うプログラムが簡単にな
り(正解値を変えればよいため)、このプログラムの記
憶格納の容量も少なくできるため、小規模なSvPでの
構成検査を容易に実況できる。また、処理ユニットを構
成するパッケージの枚数を照合することによって、初期
、設定の対象となるか否かを問わずに、処理ユニットを
構成するすへてのパッケージの構成検査が可能となる。
〔発明の実施例〕
第1図は本発明の一実施例の全体構成を示す。
、11図に、もいて、jおよび2はデータ処理装置を構
成している処理ユニットであり、それぞれ処理ユニット
lはパッケージ1Δ、IB、処理ユニット2はパッケー
ジ2A、2B、2Cよりなる1本実施例では、2個の処
理ユニッ1−および5枚のパッケージのみを示したが、
これらはシステムおよび処理ユニットの規模に応じて変
化するものである。処理ユニットLのパンケージ1Δ、
l[+および処、理ユニノ1−2のパッケージ2A、2
[3,2Cはバス3に接続され、さらにサービスプロセ
ッサアダプタ(以下、SVAと略称する)4を介して5
vpsに接続されている。5VA4は処理ユニ7hl、
2の&パッケージとS V P 5の間の情報転送を制
御するものである。5VP5はS V P命17実行部
」1どランダムアクセスメモリ(以下■(A Mと11
18弥する)12およびフロンビデイス913に含み、
処理ユニット1,2に対する各種のMli助的処理を実
j:′fするものである。この5VP5のフロッピディ
スク13に、処理ユニソl−1,2に正常に実装される
へきパッケージの枚数の正解値を格納しておく。例えば
第1図の構成がlL′!:(とし。
た場合、フロッピディスクl:sには正解値とし、て「
5」が格納されている。
次にS V P 5の構成検査時の動作を説明する。
データ処理装置tHの電源が投入された時、5vpsは
S V A 4およびパス3を通して、処理ユニット1
.2の各パッケージIA、IB、2A、21312Cか
ら実装(ご号が到来するか盃かチェックする。
このチェックは、処理ユニットおよびパッケージが最大
の構成にあると仮定し、その全パッケージに対して行う
。s v p sはパッケージの実装信号が到来した数
をカウントし、RAMI2の所定エリアに格納する。従
って、全パッケージに対し、てチェックが終了した時、
RAM + 2の所定エリ)′のカラン1−埴は、実装
されているパンケージの実枚数を示すことになる。s 
v r> sの命令実行部11は、[ζΔM12に格納
されたパッケージの実枚数を示すカラン1−値と、あら
かじめフロソビデイスフ13に格納し、ておいた正常に
実装されるべきパッケージの枚数の正解値と比較照合す
る。ここで、 hgi成が正常であ↑tば1置台の値は
一致するが。
パンケージの過不足という構成1・の異常が生している
場合は1両8゛の埴はイく一致となり、ht成異常を検
出することができる0例えば、第1図の構成が正常であ
るとして、フロッピディスク13に正解値r5Jが格納
されている場合、RAM12のカウント値が「6」を示
していると、処理ユニットlあるいは2にパッケージが
1枚余分に実装されていることになり、正解値とカラン
+−mの不一致により、購成尺常が分かる。
次に、処理ユニットのパッケージから実装41号をSV
rが得る動作について、更に詳しく説明する。
第2図は、パンケージIAおよびSVAの実装(2i号
に関係する部分のブロック図である。これは池のパッケ
ージについても同様である− S VP 5か番゛)最
大規模に対応するパッゲーヅ毎およびパンケージ内のレ
ジスタ毎に設定されたアドレスがアトレスラ・(ン11
0によって送られて来ると、SVA4のアドレス制御回
路10 (iで、パンケージに送出するのに適した信号
に変換した後、ハス3のアドレス信号線108を通して
各パッケージに送る。パッケージIAではアドレスデコ
ーダ101で、このアドレスが自分のパッケージに対す
るものか否かを解読し1.自分のパッケージに対するも
のである場合は、セレクタ102の許可入力端子(EN
)に信号を発する。これにより、セレクタ102は、ア
ドレス(日号繰108の信号のうち。
レジスタのアドレスを示す信号を選択信号入力端子(S
)から得て1例えばレジスタ105の出力m’:’rを
選択し、バス3のデータ信号線+09に送出する。この
信号をSVA4のデータ制御回路107でSvPに送出
するのに適した信号に変換した後、データラインIll
を通して5VP5に送る。ここで、レジスタ105は例
えばオール゛ビ。
のようなあらかじめ定められたパターンを當に出力する
ものであり、SVI”、+はこのレジスタ105を指定
することによって、パンケージ1Δが実装さtbている
ことを識別することができる。
アドレス4r!i号線108は、第2図に示さない他の
やでのパッケージにも接続されており、アドレス14号
は1111の全てのパッケージにちり・えられる。
二、ILら(瓜の全てのパンケージ゛もパッケージIA
と1i”1liWなアドレスデコーダを持っているが、
このアドレスデコーダが自分のパッケージに対するアド
レスでないことを解読し、てセレクタの許可入力端子に
(8号を発しないため、池のパッケージからデータ信号
線109に信号が送出されることはない。
同様に、パッケージが実装されていない場合は。
アドレス信号線108にアドレス18号線が送られるが
、該当アドレスのパッケージ′か実装されていないため
、データイ8号腺109には何も信号が送出されず、S
 V l]5はデータライン111から河も信号が送ら
れてこないことによって、該当パッケージが実装さ九て
いないことを識別することができる。ここで、前述した
レジスタ105にあらかし、め定めておくパターンは、
 11!1も13号が送ら4Lない時のパターンとは異
なるものにしておくことが必要であることはいうまでも
ない。
なお、パンケージのレジスタの出力13″;fをS V
Pへ送出する機能は、SVPで障害時の内部状fぷ等の
情報(一般にログアウト情報と呼ばれている)を得るた
めに従来からイア在するものを1史川しているだけであ
り2本発明を実施するために必要な構成は、レジスタ1
05を新設することと、二のレジスタのためにアドレス
を割り当てることだ番ブである。
次に実装されるパンケージの枚数の正解値をフロッピデ
ィスク13に記憶格納する方法について説明する。
第3図は、実装されるパッケージの枚数のIL、解値の
記憶格納に関係するSVP内のブロック1メ1である。
正解値を記憶格納する第1の方法は、ユニットtit成
時のパッケージの枚数を人間が、!1算し。
S V I’ 5のキーボード14から入力することに
より、S ■p命令実行部11がフロッピディスク13
に5き込む方法である。この方a;では、SVr命令実
行部11での動作は、キーボード14からの人力W1を
フロッピディスク【3のあらかしめ定められたエリアに
書込むだけのため、svp命令実行部11のプログラム
が部用なものですむが。
人間の計算の工数がかかり、かつ人間が計算の誤りをお
かす危険性がある。
正解値を記憶格納する第2の方法は、ユニット構成時の
パッケージの枚数を、第1図で説明した構成検査時の実
装されているパンケージの枚数を積算することによって
得て、この値を正解値としてフロッピディスク13に書
き込む方法である。
この方法では、この誓込みを開始する指示だけを人間が
キーボード14から入力すればよい、この方法によ叙ば
1人間の計算の工数が不要であり。
また1人間が計゛αの誤りをおかす危険性がないが、あ
らかじめ1例えばデータ処理装置の機能テストによって
、パッケージが正し、く実装されていることが確認さ、
Fしている必ズがある。
本実施例では、上記2つの方法とも適用可能であり、フ
ィールドにおける処理ユニットの増設・数表の場合等で
、機能テストによりあらかじめパッケージが正しく実装
されていることの確認がなされている時は後者の方法を
用い、その他の時は重音の方法を用いることになる。ま
た、正解V(は処理ユニットの種類毎、あるいは処理ユ
ニット毎に記憶して、その構成検査を行ってもよい。
以上1本発明を一実施例について説明したが。
本発明はこれに限らず、いくつかの変形が可能である。
例えば、第1図においては、正解値の記憶格納をフロッ
ピディスクで実施しているが、これはディップスイッチ
に記憶設定してもよい、また、SvPおよびSVAは複
数の処理ユニソ1−とは独立なものとして説明したが、
1つあるいは複数の処理ユニットの中に設けてもよい。
また、処理ユニットの本来の機能については特に説明し
なかったが、これは、あるシーケンスに従って動作が進
行していく装置なら何でもよい。
例えば電子計算機システムにおける演算処理袋に。
記憶制御装置、チャネル装匝1通信制御装置、入出力制
御装置等の装置や、さらにこれらのHintの中の回路
部分であってもよい。
〔発明の効果〕
本発明によれば、あらかじめ記憶格納しておく情報、お
よびユニットh!成変更時に変更する情報は、実装さ九
るパッケージの枚数の正解値のみですむため、小規膜な
SVPでのh1成検査を容易に実現することができる9
また。構成検査は、処理ユニットを構成するパッケージ
の枚数を照合する二とで行うため、初期設定の対象とな
るか否かを問わず、処理ユニットを構成するす八でのパ
ンケージの構成検査が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の全体構成図、第2図は第1
図におけるパッケージ実装信号の送受信に関係する部分
の詳細図、第3図は実装されるパッケージの枚数の正解
値の記憶格納に関係する部分の詳細図である。 1.2・・・処理ユニット1  LA、IB、2A。 213.2C・・パッケージ、  3・・・S■Δバス
、4・・・サービスプロセッサアダプタ(S V A 
’)、5・・・サービスプロセッサ(SVll)、  
 I+・・・SVP命令実行部、  12・・・ランダ
ムアクセスメモリ (R,へM)、   13・・・フ
ロッピディスク。 1/I・・・キーボード。 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)複数の処理ユニットをシステムに応じて組合せて
    用いるデータ処理装置にサービスプロセッサを接続し、
    該サービスプロセッサに前記処理ユニットを構成するパ
    ッケージの実装枚数の正解値を予め記憶しておき、構成
    検査時、前記サービスプロセッサより処理ユニット側に
    パッケージが実装されているか否かをパッケージ毎に問
    合せて、その応答により実装されているパッケージの枚
    数をカウントし、該カウント値を前記記憶しておいた正
    解値と照合することを特徴とするデータ処理装置の構成
    検査方法。
JP59238308A 1984-11-14 1984-11-14 デ−タ処理装置の構成検査方法 Pending JPS61117630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59238308A JPS61117630A (ja) 1984-11-14 1984-11-14 デ−タ処理装置の構成検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59238308A JPS61117630A (ja) 1984-11-14 1984-11-14 デ−タ処理装置の構成検査方法

Publications (1)

Publication Number Publication Date
JPS61117630A true JPS61117630A (ja) 1986-06-05

Family

ID=17028272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59238308A Pending JPS61117630A (ja) 1984-11-14 1984-11-14 デ−タ処理装置の構成検査方法

Country Status (1)

Country Link
JP (1) JPS61117630A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118812A (ja) * 1988-10-28 1990-05-07 Nec Corp 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118812A (ja) * 1988-10-28 1990-05-07 Nec Corp 情報処理装置

Similar Documents

Publication Publication Date Title
JP2659095B2 (ja) ゲートアレイ及びメモリを有する半導体集積回路装置
US5423029A (en) Circuit and method for testing direct memory access circuitry
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
JPS61117630A (ja) デ−タ処理装置の構成検査方法
JP2622720B2 (ja) フェイルビット解析方式
JPS6016996Y2 (ja) 入出力インタフエイス装置のアドレス選択装置
JP2765659B2 (ja) データ処理装置の自己テスト方式
JP2710777B2 (ja) 中間制御装置のテスト回路
JPS6032213B2 (ja) 論理装置の診断方式
JPS5918722B2 (ja) プロセス制御装置
JPS5810853A (ja) 集積回路
KR910005379B1 (ko) 데이타처리시스템의 주기억장치에서 제어기능분산을 위해 사용되는 메모리보드
JPS6055457A (ja) チヤネルアダプタ診断方式
JPS627582B2 (ja)
JP2635637B2 (ja) システム内メモリの試験装置
JPH0662114A (ja) プロセッサ間診断処理方式
JPS63153647A (ja) 計算機システムにおける入出力装置の診断方式
JPS58159161A (ja) 自己診断機能を有する電子機器
JPH01303531A (ja) 複数ユニット・スキャン制御方式
JPH0610795B2 (ja) 共有メモリの診断方式
JPS6230456B2 (ja)
JPS59123056A (ja) 冗長機能自動切替システム
JPH0485643A (ja) 情報処理装置
JPS63149749A (ja) 入出力サブシステムの診断方法
JPH0612338A (ja) 情報処理システム