JPS61112396A - 回路基板作成法 - Google Patents
回路基板作成法Info
- Publication number
- JPS61112396A JPS61112396A JP23442384A JP23442384A JPS61112396A JP S61112396 A JPS61112396 A JP S61112396A JP 23442384 A JP23442384 A JP 23442384A JP 23442384 A JP23442384 A JP 23442384A JP S61112396 A JPS61112396 A JP S61112396A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hole
- circuit board
- holes
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は庁属多層のディジタル、アナログ、ノ・イブリ
ッド回路基板の製作法に関するものである。
ッド回路基板の製作法に関するものである。
従来例の構成とその問題点
近年、産業用、民生用プリント基板の開発期間の短縮を
目的として、そのパターンの形成をエノテング工法を使
わないで、カッターやドリルを使って行う回路基板作成
システムが開発されている。
目的として、そのパターンの形成をエノテング工法を使
わないで、カッターやドリルを使って行う回路基板作成
システムが開発されている。
以下図面を参照しながら従来の回路基板作成法について
説明する。
説明する。
第1図は回路情報をピン間接続情報に変換した例題図で
ある。1は基板、2はピン、3は表面における経路、4
は裏面における経路、5は表面のアースパターン、6は
裏面の電源パターンである。
ある。1は基板、2はピン、3は表面における経路、4
は裏面における経路、5は表面のアースパターン、6は
裏面の電源パターンである。
第2図は第1図の情報を従来方法でパターン化した表面
の図柄で、第3図は裏面の図柄である。7は刃物などで
銅箔を削り取った後に残された銅箔である。
の図柄で、第3図は裏面の図柄である。7は刃物などで
銅箔を削り取った後に残された銅箔である。
しかしながら、上記のような加工法では、加工部分の占
める面積が非常に多いことと、表面と裏面のパターンが
独立しているため、両面を接続するだめの導体の挿入が
後処理として必要になってくる。また、導体の挿入が人
手により行われるので誤作業の発生する確立が非常に高
い。
める面積が非常に多いことと、表面と裏面のパターンが
独立しているため、両面を接続するだめの導体の挿入が
後処理として必要になってくる。また、導体の挿入が人
手により行われるので誤作業の発生する確立が非常に高
い。
発明の目的
本発明の目的は高密度の両面回路基板(ディジタル、ア
ナログ、)・イブリッド回路を含む)の作成を短期間に
CADデータと連結して行う回路基板作成法を提供する
ことにある。
ナログ、)・イブリッド回路を含む)の作成を短期間に
CADデータと連結して行う回路基板作成法を提供する
ことにある。
発明の構成
本発明の回路基板作成法はフェノールまたはガラスエポ
キシ板の表裏の全面または部分面に銅などの導体を貼り
、基板上の横方向と縦方向にそれぞれ一定間隔でスルー
ホールを設けた二二ノく−サル基板を加工の対象物とし
て接続すべきピン間の経路がスルーホール上を通過する
場合はスルーホールのピン径よりも太いパターンを形成
するようンこ、またスルーホールを通過しない場合は隣
接する箔と一定の間隔を保てるような所定の太さのツキ
ターンを形成するようにレーザービームまたはドリルで
一定の幅の銅箔を除去し、かつ回路構成上不要なスルー
ホールはすべて除去する工法で両面のディジタル回路、
アナログ回路、ハイブリッド回路を実現するように構成
したものであり、これにより高密度の両面回路基板の作
成が短時間に行えるものである。
キシ板の表裏の全面または部分面に銅などの導体を貼り
、基板上の横方向と縦方向にそれぞれ一定間隔でスルー
ホールを設けた二二ノく−サル基板を加工の対象物とし
て接続すべきピン間の経路がスルーホール上を通過する
場合はスルーホールのピン径よりも太いパターンを形成
するようンこ、またスルーホールを通過しない場合は隣
接する箔と一定の間隔を保てるような所定の太さのツキ
ターンを形成するようにレーザービームまたはドリルで
一定の幅の銅箔を除去し、かつ回路構成上不要なスルー
ホールはすべて除去する工法で両面のディジタル回路、
アナログ回路、ハイブリッド回路を実現するように構成
したものであり、これにより高密度の両面回路基板の作
成が短時間に行えるものである。
実施例の説明
以下、本発明の実施例について図面を見ながら説明する
。
。
第4図は本発明の一実施例に係る回路基板作成の原材と
なるユニバーサル基板の構成図である。
なるユニバーサル基板の構成図である。
1はフェノール又はガラスエポキシなどの基材であり、
8は基材に貼られた銅箔であり9は2.54闘格子上に
設けられたスルーホール、10は金メッキをほどこした
コネクタ一部である。本ユニバーサル基板は表裏ともに
同じパターンである。
8は基材に貼られた銅箔であり9は2.54闘格子上に
設けられたスルーホール、10は金メッキをほどこした
コネクタ一部である。本ユニバーサル基板は表裏ともに
同じパターンである。
第6図は第1図に示した接続を満足するパター″形成を
本0“基板作成法′もと9き′施し7 、・1
時の表面のパターンである。11は2.64mm格子上
に設けられたスルホール上を通るパターンで、そのパタ
ーン幅はスルーホール径よす大キい1.31.4朋に設
定されている。12は表裏パターンの導通を無くすため
に除去されたスルーホールで、13はレーザービーム又
は、NCフライス盤で銅箔を削り取った削除部、である
。14?″iスルーホール上を通らないパターンである
。11と8を分離している銅箔を除去する部分の幅は、
通常一定である。加工後8は全てアースとなる。
本0“基板作成法′もと9き′施し7 、・1
時の表面のパターンである。11は2.64mm格子上
に設けられたスルホール上を通るパターンで、そのパタ
ーン幅はスルーホール径よす大キい1.31.4朋に設
定されている。12は表裏パターンの導通を無くすため
に除去されたスルーホールで、13はレーザービーム又
は、NCフライス盤で銅箔を削り取った削除部、である
。14?″iスルーホール上を通らないパターンである
。11と8を分離している銅箔を除去する部分の幅は、
通常一定である。加工後8は全てアースとなる。
第6図は第1図に示した接続を満足するパターンの形成
を本回路基板作成法にもとづき実施した時の裏面のパタ
ーンである。、15はピンのまわりに残された銅箔であ
り、ラントの役目をする。16は電源パターンである。
を本回路基板作成法にもとづき実施した時の裏面のパタ
ーンである。、15はピンのまわりに残された銅箔であ
り、ラントの役目をする。16は電源パターンである。
以上のように本実施例によれば、全面スルーホール付き
のユニバーサル基板上にパターンを形成して行き不要な
スルーホールを除去する方法をとっているため、液によ
るエツチングやメッキ処理が不要であり、YAGレーサ
ーによる加工により非常に短期間に所定の回路基板を得
ることができるっ 発明の効果 以上の説明から明らかなように、本開発は、フェノール
または、ガラスエポキシ板の表裏の全面または部分面に
銅などの導体を貼り、基板上の横方向と縦方向にそれぞ
れ一定間隔でスルーホールを設けたユニバーサル基板を
加工の対象物として、接続すべきピン間の経路がスルー
ホール上を通過する場合はスルーホールのピン径よりも
太い、<ターンを形成するように、またスルーホールを
通過しない場合は隣接する箔と一定の間隔を保てるよう
な所定の太さのパターンを形成するようにレーザービー
ムまたはドリルで一定の幅の銅箔を除去し、かつ回路構
成上不要なスルーホールはすべて除去する工法で両面の
ディジタル回路、アナログ回路、ハイブリッド回路を実
現するように構成しているので、非常に短期間にスルー
ホール付きの回路基板を作成できるという優れた効果が
ある。
のユニバーサル基板上にパターンを形成して行き不要な
スルーホールを除去する方法をとっているため、液によ
るエツチングやメッキ処理が不要であり、YAGレーサ
ーによる加工により非常に短期間に所定の回路基板を得
ることができるっ 発明の効果 以上の説明から明らかなように、本開発は、フェノール
または、ガラスエポキシ板の表裏の全面または部分面に
銅などの導体を貼り、基板上の横方向と縦方向にそれぞ
れ一定間隔でスルーホールを設けたユニバーサル基板を
加工の対象物として、接続すべきピン間の経路がスルー
ホール上を通過する場合はスルーホールのピン径よりも
太い、<ターンを形成するように、またスルーホールを
通過しない場合は隣接する箔と一定の間隔を保てるよう
な所定の太さのパターンを形成するようにレーザービー
ムまたはドリルで一定の幅の銅箔を除去し、かつ回路構
成上不要なスルーホールはすべて除去する工法で両面の
ディジタル回路、アナログ回路、ハイブリッド回路を実
現するように構成しているので、非常に短期間にスルー
ホール付きの回路基板を作成できるという優れた効果が
ある。
第1図は回路情報をビン間接続情報に変換した例題を示
す平面図、第2図は第1図の情報を従来方法でパターン
化した表面を示す平面図、第3図第5図は第1図に示し
た例題の接続を満足するパターンの形成を本回路基板作
成法にもとすき実施した時の表面のパターンを示す平面
図、第6図は同裏面のパターンを示すγ面図である。 1・・・・基板、8.16 ・・・・銅箔、9.12・
・・・スルーホール、11 ・スルーホールパター/、
13・・・削除部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名さ
\ 第3図 る 第4図 254漱初 % 1寸 \
す平面図、第2図は第1図の情報を従来方法でパターン
化した表面を示す平面図、第3図第5図は第1図に示し
た例題の接続を満足するパターンの形成を本回路基板作
成法にもとすき実施した時の表面のパターンを示す平面
図、第6図は同裏面のパターンを示すγ面図である。 1・・・・基板、8.16 ・・・・銅箔、9.12・
・・・スルーホール、11 ・スルーホールパター/、
13・・・削除部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名さ
\ 第3図 る 第4図 254漱初 % 1寸 \
Claims (1)
- フェノールまたはガラスエポキシなどの基板の表裏の全
面または部分面に銅などの導体を貼り、横方向と縦方向
にそれぞれ一定間隔でスルーホールをあらかじめ設けた
ユニバーサル基板を用い、接続すべきピン間の経路がス
ルーホール上を通過する場合はスルーホールのピン径よ
りも太いパターンを形成するように、またスルーホール
上を通過しない場合は隣接する箔と一定の間隔を保てる
ように所定の太さのパターンを形成するようにレーザビ
ームまたはドリルで一定の幅の銅箔を除去し、かつ回路
構成上不要なスルーホールは、全て除去する工法で両面
又は多層のディジタル回路、アナログ回路、ハイブリッ
ド回路を実現する回路基板作成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23442384A JPS61112396A (ja) | 1984-11-07 | 1984-11-07 | 回路基板作成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23442384A JPS61112396A (ja) | 1984-11-07 | 1984-11-07 | 回路基板作成法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61112396A true JPS61112396A (ja) | 1986-05-30 |
Family
ID=16970783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23442384A Pending JPS61112396A (ja) | 1984-11-07 | 1984-11-07 | 回路基板作成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61112396A (ja) |
-
1984
- 1984-11-07 JP JP23442384A patent/JPS61112396A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6318355B2 (ja) | ||
TW200303709A (en) | Design method for plating of printed circuit board strip and manufacturing method of semiconductor chip package using the same | |
JPS61112396A (ja) | 回路基板作成法 | |
JPH06291459A (ja) | 印刷配線板の製造方法 | |
CA1055164A (en) | Multilayer circuit board | |
JPS61214497A (ja) | プリント配線板の製造方法 | |
JP2846759B2 (ja) | 多層プリント配線板 | |
JPS61159789A (ja) | 印刷配線板の製造方法 | |
JP3245231B2 (ja) | フラットケーブル回路の製造方法 | |
JPS59121991A (ja) | 印刷配線板およびその製造方法 | |
JPH1065298A (ja) | 端面スルーホール配線板 | |
JPH1197842A (ja) | プリント配線板の製造方法 | |
JPS60149195A (ja) | プリント配線基板の製造方法 | |
JP2000127093A (ja) | 分割スルーホールプリント配線板の打抜き用金型 | |
JPS60180187A (ja) | ドライプロセス加工用ユニバ−サル基板 | |
JPS59117289A (ja) | ユニバ−サル印刷配線板およびその製造方法 | |
JPH0464278A (ja) | 印刷配線板の製造方法 | |
JP4150464B2 (ja) | 2メタルテープキャリアパッケージとその製造方法 | |
JPH0352236B2 (ja) | ||
JPH1187911A (ja) | 導体部を側面に有するプリント配線板の量産方法 | |
GB2207558A (en) | Perforated printed circuit boards | |
JPH01223797A (ja) | プリント配線方式 | |
JPS6230397A (ja) | 印刷配線板の製造方法 | |
JPS58151092A (ja) | 配線基板の配線パタ−ン形成方法 | |
JP3132247B2 (ja) | プリント配線板の穴加工方法 |