JPS6098620A - 金属硅化物を製造する方法およびシリコン基板に接点領域を形成する方法 - Google Patents

金属硅化物を製造する方法およびシリコン基板に接点領域を形成する方法

Info

Publication number
JPS6098620A
JPS6098620A JP21404384A JP21404384A JPS6098620A JP S6098620 A JPS6098620 A JP S6098620A JP 21404384 A JP21404384 A JP 21404384A JP 21404384 A JP21404384 A JP 21404384A JP S6098620 A JPS6098620 A JP S6098620A
Authority
JP
Japan
Prior art keywords
layer
electron beam
metal
refractory
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21404384A
Other languages
English (en)
Inventor
ジエームズ、ヘンリー、ステイーブン
ジエフリー、デイアーナリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inmos Corp
Original Assignee
Inmos Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inmos Corp filed Critical Inmos Corp
Publication of JPS6098620A publication Critical patent/JPS6098620A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2636Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明【J金属耐化物C1′[られ1.:領域を含ん(
゛いる半導(A装買の!′A)責に関りるしの(・ある
IIL化物の1つの用途はシリIIン3% Uiへの低
抵抗金属接点におtJるしのCある。それらの金属接点
は、適当な金属をJ:L l)iの接+:、I領域にイ
・]盾し、それから、その金属とシリコン球根の境界面
に金属の(1↑化物を形成さUるJ、うに、そのイ・]
着された金属にイオンを照04 iすることにJ:り形
成Cきる。
不5pi、 Ic’;ことに、イAン照射を用いるその
方法は注入された基板の結晶構造にかなりの損傷を与え
、その結果とし−でイれの電気的性質に有害な影響を及
ばり。従来、半々体技術にJ3いては、処理された基板
を、結晶’tM造が少なくどし残っている1ヒ)傷にJ
、る影響をHT容できる範囲まで自身で復旧りるのに1
−分な)晶1σ、15 J:び11)間で加熱りること
により修復される4゜ そのにう4T焼き4Cましはつ■バー全体を炉の中(約
30分間加熱づることにより行なわれる。しかし、ブー
タンまたはタンタルのような反応1(1の金属がシリコ
ン基板に金属接点また【3L硅化物1a点を形成りるた
めに用いられる場合に(ま、加熱リイクルの初めの部分
に63いC大きな酸化が起る可能性がある。史に、使用
する温度と時間は、iMる領域M a3イ(In ’E
、 IL ili 過程と固体反応過程が他の領域にJ
ハ」るよりも迅速に起き、そのために金属硅化物がJ1
均一に成長りるというにうなしの(゛ある。
イのlJめに、処1jj時間または処]!11湿度が過
度で4rりれば硅化物が(3Lとlυどまた(ま全く形
成されないような高抵抗の場所が存イFLl!7るから
、横り向刈法が非富に小さい装’?4構造、1〔とえば
(ノブミク[1ンの相互接続線においc問題をひき)で
りことがc+y)る。
硅化物の別の用途は相Li接続物7′1としくのらのC
ある。[相互接続1という川1iii Gま半導体回路
の1つの素子を別の崖導体素子へ電気的に結合りること
を意味づるたV)に用いられる。そのような相互接続は
ポリシリコンの(J着と、そのポリシリ−Iンの1−ツ
ヂングとにより一般的に行ld−ねれる。11′導体の
分野においCは、現在はポリシリ−;ンの代りにポリシ
リコンの」−に硅化物を被覆しlこしの(この組合わけ
は「ボリリイド(polycide)と呼ばれる」)、
またLJ金属相n接続で・ある第2のレベルが用いられ
(いる。ボリリイドの抵抗率が高温度にドープ゛されl
ζポリシリニニシン11又抗>t’ J、リイ1(いか
ら、ポリリイド相q接続は有用ぐある3、抵抗率が低い
と回路の動作速度が高り4jる。相!シ18続線の抵抗
率が高りざると動f四*段が低重りる。
スタヂックメモリにiljいて(、シ、硅化物を選IJ
I!的に形成できる、いいかえると相17接続線の部分
には硅化物を形成できるが、他の部分にはljl化物を
形成しないことがて・きればどくに右利(゛ある。たど
えば、lIL化物のない相n接続線部分はスタヂツクメ
[りにおいて【31高い抵抗11ηの抵抗として使用C
きる。
したがつC1本発明の[1的は半導体N路にJりいic
 ljl化物を製造するl〔めの改良した方法を19る
ことである。
本発明の別の目的は、半導体回路においで接点ま7jは
相U接続線とし−C使用りるlこめの(11化物を作る
方法を得ること(゛ある。
本発明の更に別の[1的(、シ、゛ヒ導惇回路中に(1
4化物を選択的に設りる方法を得ることである。
本発明のある面によれば、甲結晶シソーIンJ、た【ま
多1.′3品シリニ1ン製のF側の表面1−の耐化物を
形成リベき領域に耐火性金属を付着りる上程と、耐化物
を形成リベき領域に電rビームを照射でする一1稈どを
I(fiえる金属li4化物を製造りる方法が111ら
れる。先行技1(、jどは異なり、本発明におい゛(は
ゝr力体中に111化物を牛づ゛るために電rビーl\
アニールが用いられる。先tJ技術13LイAンビーl
\ミ1シングを用いていた。イのイAンビー1\ミニ1
シングが11能りる理由は、イオンがターグツ1〜中の
原rを追い出りのに十分なT1吊を有し、イの原子を追
い出づことにJ:す、結合リベき物71を混合・」る1
、シかし、電子のT1吊はイオンの負帛J、りかなり小
さいから、電子ビームノールール【、1、硅化物を形成
りる目的のためにはイAンビーlオミー1シングど比較
しく満足できないことが予測される。電子の質量が小さ
いということは、この目的のためには電rビームアニー
ルがあJoり良く(幾能しないことをh1唆りるものC
ある。しかし、硅化物を形成りるI、二めに電子ビーム
77二−ルが良く機能りることが発兇されている。
ビー11照則に際しCは、:i 0 k c y程度の
l*I Iネルギ電子がクーグツI・に4」ら込まれ、
クーグツ1〜の1皇子をイオン化1することに、J、リ
ヒーl\【ま−rンルギを失なう。このイオン化にJ、
つ(ノAノンにJ、る熱が光住りる、シリI]ンの熱時
定数は、数秒の加熱11ff間に比べ(極め0.0いl
こめ、電1′じ−1゜照!lJ4による加熱はどちら側
から(jなって6同様の動床が冑られる。ポリシリコン
上の反則金底層が然けられると、2つの要素が硅化物を
形成りるように反応覆る。この反応は発熱反応であり、
金属とポリシリコンの間の簿い酸化物層の破壊を助長覆
る。、急速なアニールはシリ−1ン中での不純物拡散を
これ以上進めないためにVISI構造に適している。こ
れはμmrL以下の大ささのM OS F E I−の
ゲートの長さを決定するのに際し、特に重曹とる【る。
M OS F E Tの場合、シリ:1ンウエハの裏側
に電子を照射りることによる電子ビーム処理の間、ゲー
ト酸化物におG−Jる逆効果を防ぐことができる。従っ
(、電子ビームへ構造を直接露出さUることを防ぐこと
ができる。
本発明の史に別の面においては、Jj(扱の前記領域に
電子ビームを照QJりる前に、基板中への耐火v1金属
の拡散をイオンビームにJ、り強めるJ:うに、前記f
fl域にイオンビームを照射することを本発明の方法は
含むことができる。
多結晶シリコンをイ」老Jる前に基板の表面に酸化シリ
:1ンな被覆さUたり、被覆さt!ないことができ、そ
の後で金属層をイ」:4りる。。
耐火性金属層は都合の良い任意の方法にj、リ付盾でき
る。その方法は半導体の分野にJ3いく周知のしのであ
る。それらの方法の例としくは、電子ビームにより金属
層を熱りる電rビーlx f’J石、イオンスパッタリ
ング、無線周波プラズマ、化学蒸着などがある。
好適な耐火性金属はブタンとタンタルeある。
この用途のためには耐火性金属どし−(とえられるコバ
ルトも使用でさ、かつ■sリブデンとタングステンム使
用できる。
金属硅化物境界層を形成するJ、うに耐火性金属と基板
の相互混合を熱拡散また4、1 b’i用により強めら
れた拡散東独で(jなわμることがでさるが、J、1板
の表面に酸化物層が(j在りるど、満足(゛さる金属硅
化物層形成のために必要どされる稈1哀の相!1拡散が
その酸化物層のために妨げられることがある。また、金
属硅化物層中に酸化物が存在りるど、受り容れることが
Cきないほど高いシー1= l+(抗11f1が生ずる
ことがある。本発明の電子ビーム処m!は基(kの一部
分の温石を、存在しくいることがある酸化物層を破壊し
、かつ基板中への金属のIl7を敗を容易にする温度ま
ぐ迅速に土性させることにより、電子照射を受けlζ領
域に金属硅化物を容易に形成でさるJ:うにし、かつ酸
化物による汚染がはどIvどないようにりるものである
。電子ビーム照射【よ、ビーム泣面、照射時開、照64
1ネルギを適当に制す11シて局部的な加熱処理料rj
l+を行なうようにジーる。
硅化QIJL;L高度の横方向−課外を4−i シ’L
いることがラザノA−ド後方散乱分光分析ににり見出さ
れ゛(いる。また、作用が迅速で、向きを定めることが
容易な°電子ビームにより、形を定められた接点または
その他の(111造部を形成できる。しかも、基板の他
の部分へ金属&1化物が移動りることがはとんど’jい
以下、T導体表面1.への低抵抗IMi (il化物を
9するための電子ビームアニールのいくつかの例につい
て説明りる。
ポリシリ−1ンウ■バーが厚さ1000人のブタン層を
被覆された領域をイラしζいた。ぞのブタン層は真空ス
パッタリングにJ:リイjるされたしのC゛ある。ウェ
ハーのブタンにより被覆された領域に電子ビームを10
秒間照射した。この電子ヒーム照Q=1により850℃
の湿度に達し、この期間中−fの温度を#!f 4N 
シた1゜ ラザフA−ド後方散乱技術を用いてぞの(にぐfiなわ
れ1.:1llIl定によれば、はとんどのブタンがブ
タンの硅化物に変えられたことが判明しくいる。電気的
測定にJ:れば、処理された領域のシーI−11t I
A鉤が1.27J−ム/ it Zj形であることが判
明しCいる。
例 ■ 例Jに使用したつlバーに類似りる第2のつ「バーに電
子ビーl\を間t; 11.’iitどりIl、’、<
 04 u /、: 、、/こlごし温石は950 ′
C′cあっIこ。
その後に行41つIこ測定にj、す、ブクンll’l−
化物が良好に形成されたことが判明しくいる。シー1〜
11(積値は1.11J−ム/ 111j形ぐあった。
」−叫 ボリシリ=JンウIバーに、たどえば例■、■のにうに
しUloooへの厚さのタンタル層をイ」着した。ぞの
タンタル層を付着された領域に電子ビームを10秒間照
射しIこ。温度【より 50 ’Cに達し、ぞの時間中
その温度を相持した。
これにより、シー1−抵抗1直が2.26A−ム/正方
形の優れた硅化物が得られた。
例 IV 〃さが1000人の−1バルト層を被覆したつJバーに
電子ビームを10秒間照QJ シて、850℃に加熱し
た。
ぞのつ」バーを測定した結果、シート抵抗値が1.3’
l′A−ム/正方形の優れた硅化物が形成されたことが
判明し/: ++ 例 V 例Itにおい(用いIこのに類似する第2のウェ′バー
に電子ビームを10秒秒間用して、950℃まで加熱し
た。これにより、シート抵抗値が1.38A−ム/ i
、[’ lJ形の優れlこ(、I化物が形成され Iこ
 。
例 vl ポリシリコンのつ■バー表面に19さがa3 J、’ 
(25への酸化シリコン層を形成してから、厚さが約1
000へのチタン層を真空中(・イ・I ’f:j L
 1.:、での後で、ウコハーの選択した部分に電rビ
ー11を10秒間照射しC850℃まで・加熱した。
その後で行なった測定により、電子ビーl\を照射され
lこ領域に43いてはシリ−コン酸化物膜が破壊され、
シート抵抗値が0.96.d−ム/ iE方形Cあつ(
、酸化物をはとlυど含ま4Tいチタン?i+化物が完
全かつ一様に形成されたことが判明した+1 ;した、
電子ビームを魚身・1されなかった領域にa3い【はチ
タンの硅化物が形成されていないことム判明した。この
ことは、850 ”(Cという温度でもブタンとシリコ
ンの間の相q拡散を11止りるのに厚さが15への酸化
シリコンで1=分であることを承りbのである。
したがって、電子ビームを照!J4りることにJ、す、
シリコン基板へ電気接点を作るため、または相n接続と
し−C用いるために十分に低いシー1−抵抗値を右りる
金属硅化物の良好な局限された領域をシリコン基板上に
形成できる。
相互接続を形成するためにこの技術を用いるため、基板
の上にポリシリコン層をイ」着しく希望によ・)−では
、基板の表面に簿い酸化物層を先に形成してhl lら
)、そのポリシリコン層の士に耐火性金属の層を(1着
Cきる。耐火性金属としてはたとえ【、[クンタル、チ
タン、]バルトを使用て・さる。耐火性金属層のj9さ
は約100071ングストt、i −l>である。
次に、耐火t11金属をポリシリコンに混合さlて、ポ
リシリコン層の表面に金属硅化物を形成さけるために、
耐火1Q金属の層の全面に電子ビームを照射づる。口の
方法にa3いては、金属6J化物の形成にポリシリ−1
ンがいくらか使用されているから、ポリシリコン)、i
l t、を博くなる。
次に、相q接続線どなる領域を覆うためにフAトレジメ
1〜マスクのにうなマスクを形成りる。マスクされてい
るダ1域を除き、硅化物とポリシリ」ンを■ツヂングづ
るためにプラズマ−1ツブング宿の標準的な■ツブーン
グが用いられる。−ぞの■ツブングにより、フA1〜レ
ジストにより覆われている相n接続線を残り。このよう
にしく、電゛rビーl\を照射された領域が金属硅化物
li′I′iC被覆されたポリシリコン層ぐ相!7. 
If F’を線が形成される。
電子ビームはたとえば電界または磁界にJ、り容易に制
御でき、ポリシリコンへの電子ビームの照射を選択的に
(jなうことができる。したがっ(、照射される領域と
照射されない領域が(r在づる。。
したがって、本発明の7j法に従つU f+られCいる
相互接続線【。1、電rを照(ト)された領域と、電r
を照射されない領域を右りることがでさる。照q・1さ
れIこ領域においCは、ポリシリコン1ンの表面にf−
1着された層は金属61化物Cある。照射されない領域
において【、1、表面層はt11火1り金属の:t ;
I: t’ある。
得られた相Ti接続線が、照射され4cい領域において
覧よポリシリコンのみC構成され、照0・1されIこ領
域にJ5いては金FA組化物を被覆されIJポリシリ」
ン−ぐ(111成されるJ:うに、その耐火性金属(,
1況式コーッヂング技術を用い(J−ツチングできる。
別の技術は、相!:t 1′fC続線を形成りる1)q
に、反応し4rかった金属を除去するために電1″11
 Q、lの後C中間生成物を湿式エツチングづるこrあ
る。
ポリシリ−Iンの表面に耐火性金属をイ入]着づるため
の装置はこの分野で一般的に知られでいる。本発明に使
用づるために適当な電Tビーム7二−ルを行なう装置は
英国ケンブリッジのリンアック(Lintech )で
製造されたしのである。照射に適当な電子ビーl\は3
0 k e VのビーlX<あり、基板表面」−をX−
Y方向に走査される。このようにしl’ iij根表面
表面2秒間で8 :)0 ’Cにまで熱Uられ、ぞのま
。1.10秒間維持され/、: 後、ビーム照q・1を
やめる。基板はその後放Q・1にJ、り室温まC冷7J
Iされる。
出4〜)人代理人 猪 股 消

Claims (1)

  1. 【特許請求の範囲】 1、 単結晶シリコンまたは多結晶シリコン製の下側の
    表面上の硅化物を形成づべき領域に耐火性金属を11着
    りる■程と、 硅化物を形成寸べき領域に電rビームを照CFJIる1
    稈と、 を備えることを特徴とりる金属硅化物を製造りる方法。 2、特許請求の範囲の第1項に記載の方υ、であって、 基4N lにポリシリ−T、12層を11着し、そのポ
    リシリコン層の上に耐火金属層を11着する[程と、前
    記層の領域に電子ビームを照射して、それらの照訃1さ
    れた部分に耐火金属硅化物を形成さUるJ程と、 を含むことを特徴と−t Zz ij法。 3、 特許請求の範囲の第2項に記載の前記耐火金属を
    選択的に付杓りることを特徴どづる方法。 4、 特許請求の範囲の第2項に記載の方法ひあって、
    金属硅化物を形成す゛べぎ部分を囲む領域の上に前記耐
    火金属をfり着し、前記電子ビーム照射を選択された部
    分のみに行なうことを特徴どりる方法。 5、 特許請求の範囲の第4項に記載の方法であって、
    前記電子ビーl\照躬はマスク′C覆われくいる部分を
    電子が照射することを閉IL1゛るためにマスクで覆う
    ]二稈を含むことを特徴どする方法。 6、 特許請求の範囲の第4項に記載の方法であって、
    硅化物を形成Jべき選択された部分のみに電子が向()
    られるJ、うに前記電子ビーム照射を制御することを特
    徴とづる方法。 7、 特許請求の範囲の第2項に記載の方法ぐあって、
    電子ビーム照射の後で、残づべき照口・1された領域を
    マスクCmってかう、■ツブングを(j41つ−L稈を
    更に含むことを特徴どづる/j法。 8. 特許請求の範囲の第7項に記載の方法であつ−C
    ,選択された部分のみに電子ビームを照則し、黒用の後
    で耐火金属をコーツヂングし、硅化物を選択的に形成1
    ノる工程を含むことを1)徴とりる万 ン去 。 9、!l!r許請求の範囲の第1項または第2項に記載
    の方法であつ(、基板の前記領域に電子ビーl\を黒用
    りる前に、基板への耐火金属の散開により強められる拡
    散を行なわけるように、前記領域にイオンビーl\を黒
    用りる工程を含むことをR′6′iどづる方法。 10 、’ljr i:’l晶請求範囲の第1項または
    第2項に記載の方法ぐあって、多結晶シリL]ンの14
    着+iirにJル機の表面に酸化シリ」ンを(=J着し
    、−ぞの後で金属層をイ」9づることを特徴とづる方法
    1゜11、 持具′[請求の範囲の第1項よIJは第2
    項に記載のブj法であって、前記耐火物層を電子ビーム
    (=J iに、」、914着りることをBj徴どづるI
    J法。 12、11訂請求の範囲のaf!’I項ま1.:【ま第
    2項に記載の方法U +’4って、耐火物層をイオン・
    スパッタリングにJ、リ付盾りることを14徴とりる方
    法、113、frY+請求の範1111 (1)第1 
    srn 」、t、:ca 第21jlに記載の方法であ
    って、6(大物層を無線周波プラズマで(=J着するこ
    とを1テi歎とりる方法、。 14 、 1’rn請求の範囲の第1項また【ま第2項
    に記載の方法であっ(、ii4大物層を化学′iA着り
    ることを特徴とりる1i法。 15、 特許請求の範囲の第1瑣または第2 +14に
    記載の方法であ−〕(、耐火物はJ−タン、タンタルま
    たは=Jパル1へを含むことを1+T徴どりる方法。 16、 特に′]請求の範囲の第1項または第2項に記
    載の方法であ−> ’C、iI4火物大物タン、タンク
    ル、=lハル1・、モリブデンまに1まクンゲス)ンイ
    ー含むことをIJi徴ど・Jる方法。 17、 シリT1ン基板への電気面接I:”!どしc1
    史川リベき基板の領1或]二に111火金属のIl′?
    iをf=16(JるL稈ど、基板の前記領域に電子ビー
    ムを黒用cJる工程どをI(fiえることを特徴とりる
    シリコン雄板に接点領域を形成りる/′j法。 18、 特許請求の範囲の第17項に記載の方法であっ
    C,基板の前記領域に電子ビームを照射リ−る前に、基
    板への耐火金属の成用にJ、り強められる拡散を行なわ
    Uるように、前記領域にイオンビームを前用りる1ニ稈
    を含むことを特徴とりるIJ法。 19、Rfi’r晶求の範請求第17項に記載の方法で
    あって、多結晶シリ」ンの付着前に基板の表面に酸化シ
    リ」ンを11着し、その後で金Ji1層を(J着りるこ
    とを特徴どりる方法。 20 、 47r i’l請求の範囲の第17項に記載
    の方法であつC1前記耐火物層を電子ヒームf]着によ
    りイ1盾りることを1h徴どJる方法。 21 、’Ih i’l晶求請求囲の第′17項に記載
    の52人で(シ)つ−C,両4火1勿層をイオン・スパ
    ッタリングにJ、す(=J @iりることを1寺徴とり
    る52人。 22− 1’r K’l請求の範囲の第17項に記載の
    方法であつ(、耐火物層をtlIt線周波プラズマでイ
    」着りることを特徴どづる方法。 23、 特許請求の範囲の第17 Jljに記載の方法
    であっC1耐火物層を化学R6りること41ぞ1徴とJ
    る52人、。 24、 特iiT請求の範囲の第17項に記載の方法で
    あっ(、耐火物はチタン、タンクルJ、!、: 1.L
     ’1パル]・を含むことを特徴とりるIノ法。 25、 特i’l請求の範1111(7)Wl 171
    .11f、Z記載 ノ1ノ法゛Cあって、耐火物はブタ
    ン、タンタル、1パルl〜、しリブデンまた【、Lタン
    ゲスフンを含むことを1Jj徴どりる52人。
JP21404384A 1983-10-13 1984-10-12 金属硅化物を製造する方法およびシリコン基板に接点領域を形成する方法 Pending JPS6098620A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB838327486A GB8327486D0 (en) 1983-10-13 1983-10-13 Semiconductor devices
GB8327486 1983-10-13

Publications (1)

Publication Number Publication Date
JPS6098620A true JPS6098620A (ja) 1985-06-01

Family

ID=10550159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21404384A Pending JPS6098620A (ja) 1983-10-13 1984-10-12 金属硅化物を製造する方法およびシリコン基板に接点領域を形成する方法

Country Status (2)

Country Link
JP (1) JPS6098620A (ja)
GB (2) GB8327486D0 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
JPS6370516A (ja) * 1986-09-12 1988-03-30 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 金属接点の形成方法
US6468899B1 (en) * 2001-06-27 2002-10-22 Agere Systems Guardian Corp. Contactless local interconnect process utilizing self-aligned silicide

Also Published As

Publication number Publication date
GB8327486D0 (en) 1983-11-16
GB2149206A (en) 1985-06-05
GB8425665D0 (en) 1984-11-14
GB2149206B (en) 1987-04-08

Similar Documents

Publication Publication Date Title
TW504753B (en) Method for forming a semiconductor device
US5705857A (en) Capped copper electrical interconnects
EP0877421A2 (en) Sputter deposition and annealing of copper alloy metallization M
JPH02504092A (ja) 積層回路における層間導電路の製造
JPH0365658B2 (ja)
US3918149A (en) Al/Si metallization process
NL7909363A (nl) Geintegreerde halfgeleiderketen en werkwijze voor het maken ervan.
US5138432A (en) Selective deposition of tungsten on TiSi2
JPH05102072A (ja) ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法
JPS6098620A (ja) 金属硅化物を製造する方法およびシリコン基板に接点領域を形成する方法
JPS6064452A (ja) 銅を含有させたアルミニウム相互接続体
JPH0212011B2 (ja)
JP3262676B2 (ja) 半導体装置
EP0567867A2 (en) Oxidation-resistant compound of Cu3Si and fabrication thereof
JP3224010B2 (ja) キャップ付き電気相互接続構造およびその作成方法
US6143652A (en) Method for forming metallic layer using inspected mask
JPS59232260A (ja) 電子部品電極の形成方法
JP2992524B2 (ja) 半導体素子の配線形成方法
JP2000514602A (ja) 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法
JPS5498596A (en) Picture display unit and its manufacture
JPS626649B2 (ja)
JPH01272138A (ja) 配線の製法
KR970053163A (ko) 반도체 소자의 본딩 패드 형성방법
JPH04324932A (ja) Cu膜のエッチング方法
JPH0254524A (ja) 半導体装置の製造方法