JPS6095490A - 描画パタ−ン埋め込み回路 - Google Patents

描画パタ−ン埋め込み回路

Info

Publication number
JPS6095490A
JPS6095490A JP58202584A JP20258483A JPS6095490A JP S6095490 A JPS6095490 A JP S6095490A JP 58202584 A JP58202584 A JP 58202584A JP 20258483 A JP20258483 A JP 20258483A JP S6095490 A JPS6095490 A JP S6095490A
Authority
JP
Japan
Prior art keywords
pattern
circuit
drawing pattern
embedding
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58202584A
Other languages
English (en)
Inventor
長谷部 恒規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58202584A priority Critical patent/JPS6095490A/ja
Publication of JPS6095490A publication Critical patent/JPS6095490A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分舒〕 本発明は、グラフィック表示装置等の表示画面のある領
域に予め定められた描画パターンを埋め込む際の描画パ
ターン埋め込み回路に関する。
〔発明の技術的背景〕
従来、グラフィック表示装fRにおいて表示画面のある
領域に、予め定められた描画パターンを埋め込んでいく
場合がある。この時、埋め込みパターンはある基準の位
置、例えば画面の左下隅、画面の中央、表示領域(ビュ
ーポート)の左下隅又は埋め込むべき閉領域の左下隅な
どに相対的位置合わせされる必要がある。というのは位
置合わせを行なわないで異なる位置からパターンの埋め
込みを行なうと、埋め込みパターンがrれてしまりから
である。
上記のような埋め込みパターンの位置合わせの方法は以
下の如くである。例えば、描画パターンが、第1図に示
すようにパターンの固有座標内で横Wドツト、縦Hドツ
トで定義されておシ、又、第2図に示す表示画面におい
て基準の位置が(Xo。
Yo)であシ、描画パターンを埋め込むべき位置が(X
l、Ys)とした時、第1図に示したパターンの固有座
標内の位置(pSq)は、(1)、(2)式で表わされ
る。
p=(X、−X。)modW ・・・・・・・・・・・
・(1)q−(Yl−Yo)modH・−・・・・−−
42)旦しmodは余シを示す。
通常、パターンの埋め込みは、埋め込むべき水平の1ラ
インをめ、その最左端の位置に対して上記(1)、(2
)式の演算を行ない、以後定義パターンを水平の1ライ
ンずつ準用して画像メモリなどに書込んでいくことによ
シ行なわれる。
〔背景技術の問題点〕
上記のような従来の描画パターンの埋め込みはマイクロ
プロセッサなどのプログラムで行なわれており、処理に
時間がかかるという欠点があった。
又、処理を早くするためハードウェアを用いて行なわれ
る場合もあるが、このハードウェアを用いると第2図で
示した基準の位置(Xo、 Yo)が(0,0)で、且
つ描画パターンの縦、横のドツト数であるHとWが、例
えば16X16の固定となるため、柔軟性がないという
欠点があった。
〔発明の目的〕
本発明の目的は、上記の欠点に鑑み、q+n々のサイズ
の描画パターンを、任意の位置に高速で位置合わせを行
なってパターンの埋め込みを行なうことができる描画パ
ターン埋め込み回路を提供することにある。
〔発明の概要〕
本発明は、描画パターンを記憶する記憶手段と、描画パ
ターンの縦、横幅をセットする保持手段と、埋め込み基
準位置をセットする保持手段と、前記基準位置と描画回
路から与えられるパターン埋め込み位置との差を算出す
る減電一手段と、この減算手段の結果と前記保持手段か
ら与えられる描画パターンの縦、横幅を除算した余シを
算出する演算手段と、この演算手段の結果に基づいて前
Hj1記憶手段から読み出された水平方向のパターンの
中からこの演算手段の結果によジ指定された1ビツトを
選択して描画回路に出力する選択手段とを具備する描画
パターン埋め込み1t!1路を用いることにより、上記
目的を達成するものヤある。
〔発明の実施例〕
以下本発明の描画パターン埋め込み回路の一実施例を図
面に従って説明する。第3図は本発明の描画パターン埋
め込み回路の一実施例を示したブロック図である。パタ
ーンメモリ1はバス2から描画パターンが入力されこれ
を記憶する。レジスタ3は描画パターンの縦幅をH(縦
のドツト数)とした時、H−1の値がバス2全通してセ
ットされるレジスタであシ、その内容はアンド回路4に
出力される。レジスタ5は描画パターンの横幅をW(横
のドツト数)とした時、W−1の値がバス2を通してセ
ットされるレジスタであシ、その内容はアンド回路6に
出力される。レジスタ7は位置合わせの基準点のX座標
がバス2全通してセットされるレジスタであシ、その内
容は減算器8に出力される。レジスタ9は位置合わせの
基準点のX座標がバス2全通してセットされるレジスタ
であシ、その内容は減算器10に出力される。カウンタ
(又はレジスタ)11.12はバス2を進じて描画埋め
込み位置がセットされるもので、ハードウェアの直線描
画回路又はプログラムによる直線描画によって使用され
、図示されない描画回路のりフレッシニメモリへの書込
みアドレス人力となるものである。
カウンタ11が保持する埋め込みパターンのX座標は減
算器8に、カウンタ12が保持するM■(め込みパター
ンのX座標は減算器10にそれぞれ入力される。アンド
回路4の出力はパターンメモリ1のアドレス入力となっ
ている。アンド回路6の出力はマルチプレクサ13に人
力され、この1ルチプレクサ13はパターンメモリ1の
出力(最大WMAXビット)よりアンド回路6によって
指定された1ビツトを選択して図示されない描画回路の
リフレッシュメモリ書込み回路へこれを送出するもので
ある。
従って、パターンメモリ1は図示されないコントローラ
とアンド回路4、マルチプレクサエ3の間で切換えて使
用される構成と成っている。
第4図は第3図で示したパターンメモリ1の記憶内容例
を示した模式図である。記憶する描画パターンの縦、横
の最大値がHMAX、 WMAXとすると、HMAX 
XWMAXビットの容量を持っている。又、描画パター
ンの縦、横幅はH−2”、W−2mで定義される。更に
、第3図の符号100で示した部分が本実施例のパター
ン埋め込み回路であり、図示されないマイクロプロセッ
サなどのコントローラで制御され、図示されない描画回
路のリフレッシュメモリに接続されるものである。この
パターン埋め込み回路100は描画パターンのサイズが
縦、横共H=2”、W−2″mのように2のべき乗で表
わされる時有効である。
次に本実施例の動作について説明する。図示さレナイコ
ントローラは、レジスタ3.5にH−1、W−1の値を
セットし、レジスタ7.9に位置合わせの基準点YいX
。全セットし、更にカウンタ11.12に、描画パター
ンの埋め込み位置Y、 、 Xlをセットする。減算器
8は埋め込み位置のY座標Xから基準点のY座標Y。を
減算(Y、−Y。)シ、その値をアンド回路4に出力す
る。するとアンド回路4では、(Yl−Yo)の値とH
−1の値との論理積qが1% ラt1− ルア>E、H
−2”ノ時、論理積qは(Yl−Yo)/Hの余シとな
る。従って、この余シqのアドレスによりパターンメモ
リ1内の縦方向の位1F、t qが指定され、その位I
Wの水平方向のパターンがパターンメモリ1から読出さ
れる。同様に、減算器1oでは、描画パターンの埋め込
み位置のX座標X1と位置合わせの基準点のXl4i標
為との差(X、−X。)が算出され、これがアンド回路
6に出力される。アンド回路6では(Xl”lυの値と
W−1の値との論理積pが得られるがW−2I11の時
、論理積pは(XI−Xo)/Wの余シとなる。この論
理積pはマルチプレクサ13に人力されて、このマルチ
プレクサ13がパターンメモリ1の出力の中で選択する
1ビツトを指定し、マルチプレクサ13は水平方向の位
置pの1ビツトを選び出して、これ會カウンタ11.1
2で指定する図示されないリフレッシエメモリにt込t
rことによシ、描画パターンの1ピットノ埋め込みが完
了する。従って、埋め込めパターンのX座漂X、、Yj
l標Y、ft任意に変化させることにょシ、パターンメ
モリ1に記憶されている描画パターンを、位置合わせの
基準点(Xo、Yo)を基準にして任意の位置に埋め込
むことをできる。
本実施例によれば、レジスタ3.5にセットされる埋め
込みパターンのサイズ(i(、W)’i変化させ、又、
レジスタ7.9にセットされる位置合わせ基準点(Xo
SYO)を変化させることにより、種々のサイズの描画
パターンを表示装置などの任意の位置に埋め込むことが
できる。しかも、本実施例の描画パターン埋め込み回路
100t−ハードウェア構成の直線式るいは水平線描画
回路と組合わせて使用することによシ、高速に描画パタ
ーンの埋め込みを行なうことができる。
匁お、上記実施例のパターンメモリ1は“0”、“1”
の1ビツトに限らず、リフレッシュメモリの面数に応じ
て深くすることによシ、任意の色又は属性情報を埋め込
むことぶてきる。又、埋め込み基準点が(0,0)に固
定された場合はレジスタ7.9及び減算器8.10を省
略することができる。又、描画パターンの縦ドツト幅H
又は横ドツト幅Wのいずれかが固定の場合は、レジスタ
3、アンド回路4成るいはレジスタ5、アンド回路6を
省略することができる。更に、パターンメモリ1を簡単
に水平方向のみのパターンレジスタとし、レジスタ3、
レジスタ7、減算器8、アンド回路4を省略した構成を
採ることもできる。
〔発明の効果〕
以上記述した如く本発明の描画パターン埋め込み回路に
よれば、任意に設定された埋め込み基準位置とパターン
埋め込み位置との差をめ、この減算結果と任意に設定さ
れる描画パターンの縦、横幅とを除算してその余シヲ求
め、これらの余シに基づいて、描画パターンを記す復す
るパターンメモリよシ読み出された水平方向のパターン
の中から、指定された1ビツトを選び出し、これを描画
装置のりフレッシェメモリに送ってパターンの埋め込み
を行なうことばより、種々のサイズの描+1fflパタ
ーンを任意の位置に高速で位置合わせ全行なってパター
ンの埋め込みを行なう効果がある。
【図面の簡単な説明】
第1図は描画パターン例を示した図、第2図は第1図に
示した描画パターンを埋め込む表示画面例を示した図、
第3図は本発明の描画パターン埋め込み回路の一実施例
を示したブ四ツク図、第4図は第3図に示したパターン
メそり1の内容例を示す模式図である。 1・・・パターンメモリ 3.5.7.9・・・レジスタ 4.6・・・アンド回路 8.10・・・減算器 11.12・・・カウンタ 13・・・マルチプレクサ 代理人 弁理士 則 近 憲 佑 (ほか1名) 11− 第1図 第2図 (0,0) 第4図

Claims (1)

    【特許請求の範囲】
  1. 描画パターンを記憶する記憶手段と、描画パターンの縦
    、横幅をセットする保持手段と、埋め込み基準位置をセ
    ットする保持手段と、前記基準位置と描画回路から与え
    られるパターン埋め込み位置との差f:算出する減算手
    段と、この減算手段の結果と前記保持手段から与えられ
    る描画パターンの縦、横幅を除算した余シを算出する演
    算手段と、この演算手段の結果に基づいて前記記憶手段
    から読み出された水平方向のパターンの中からこの演算
    手段の結果ンこよシ指定された1ビツトを選択して描画
    回路に出力する選択手段とを具備したことを特徴とする
    描画パターン埋め込み回路。
JP58202584A 1983-10-31 1983-10-31 描画パタ−ン埋め込み回路 Pending JPS6095490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58202584A JPS6095490A (ja) 1983-10-31 1983-10-31 描画パタ−ン埋め込み回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58202584A JPS6095490A (ja) 1983-10-31 1983-10-31 描画パタ−ン埋め込み回路

Publications (1)

Publication Number Publication Date
JPS6095490A true JPS6095490A (ja) 1985-05-28

Family

ID=16459898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58202584A Pending JPS6095490A (ja) 1983-10-31 1983-10-31 描画パタ−ン埋め込み回路

Country Status (1)

Country Link
JP (1) JPS6095490A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247778A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd パタ−ン登録方式
JP2011076522A (ja) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp 状態表示装置
US8970604B2 (en) 2009-01-27 2015-03-03 Mitsubishi Electric Corporation State display device and display method of state display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247778A (ja) * 1985-08-28 1987-03-02 Fujitsu Ltd パタ−ン登録方式
US8970604B2 (en) 2009-01-27 2015-03-03 Mitsubishi Electric Corporation State display device and display method of state display device
JP2011076522A (ja) * 2009-10-01 2011-04-14 Mitsubishi Electric Corp 状態表示装置

Similar Documents

Publication Publication Date Title
JP2541539B2 (ja) 図形処理装置
EP0841651A2 (en) Device and method for displaying graphic images
CN1430769B (zh) 拼块式图形结构
JP3477666B2 (ja) 画像表示制御装置
JPS6095490A (ja) 描画パタ−ン埋め込み回路
JPH0640259B2 (ja) デ−タ処理装置
JPS60172085A (ja) 図形処理装置
EP0213316B1 (en) Method for displaying box cursors
JP3110975B2 (ja) 文字マスク機能付表示装置
US5428719A (en) Method and apparatus for generating high-quality pattern in accordance with an edge defining a character pattern
JP3092154B2 (ja) ディジタル描画装置
JPS62109182A (ja) 高速直線描画方式
JP2606176B2 (ja) 図形処理装置
JPH0113109B2 (ja)
JP2605609B2 (ja) ドット表示処理装置
JPS6186791A (ja) 描画パタ−ン埋込回路
JPS6242189A (ja) パタ−ン書込装置
JPS59143192A (ja) スクロ−ル制御装置
JP2761220B2 (ja) 三次元図形表示システム
JPH03156690A (ja) 矩形領域描画方式
JPS62180481A (ja) パタ−ン連続移動方法
JPS62100787A (ja) カ−ソルスム−ズ移動装置
JPS61194493A (ja) Crt画面作成装置
JPH023195B2 (ja)
JPH04270455A (ja) 文字表示制御方式