JPS6094767A - シヨツトキ障壁半導体装置及びその製法 - Google Patents
シヨツトキ障壁半導体装置及びその製法Info
- Publication number
- JPS6094767A JPS6094767A JP19379084A JP19379084A JPS6094767A JP S6094767 A JPS6094767 A JP S6094767A JP 19379084 A JP19379084 A JP 19379084A JP 19379084 A JP19379084 A JP 19379084A JP S6094767 A JPS6094767 A JP S6094767A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- semiconductor device
- schottky
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置特にショットキ障壁ダイオード及
びその製法に関する。
びその製法に関する。
シリコン基板の表面に白金（ｐｔ）のような耐熱性の貴
金属層を被着す木ことによってショットキ障壁ダイオー
ドを形成することは周知である。この障壁金属上にチタ
ン（Ｔｉ）、タングステン（Ｗ）あるいはチタンとタン
グステンとの混合物（ＴｉＷ）のような中間障壁金属の
層が被着され、更にこの中間障壁金属上にアルミニウム
（Ａｆｆｉ）のようなアノード金属の層が被着される。
金属層を被着す木ことによってショットキ障壁ダイオー
ドを形成することは周知である。この障壁金属上にチタ
ン（Ｔｉ）、タングステン（Ｗ）あるいはチタンとタン
グステンとの混合物（ＴｉＷ）のような中間障壁金属の
層が被着され、更にこの中間障壁金属上にアルミニウム
（Ａｆｆｉ）のようなアノード金属の層が被着される。
このような従来のショットキ障壁ダイオードは、逆方向
電流のストレスによって逆バイアス特性が容易に劣化し
てしまうという欠点があった。
電流のストレスによって逆バイアス特性が容易に劣化し
てしまうという欠点があった。
従って本発明は改善された逆バイアス特性を有するショ
ットキ障壁半導体装置及びその製法を提供することにあ
る。
ットキ障壁半導体装置及びその製法を提供することにあ
る。
本発明は突出したメサを有する半導体材料本体を有し、
この本体はこのメサの頂部表面からこのメサの底面に達
しない深さまで所定導電形の領域を有すると共にとのメ
サの頂部表面上に障壁金属層を有し、且つこの障壁金属
層上に金属電極を有する様にし改善された逆バイアス特
性を有するショットキ障壁半導体装置及びその製法であ
る。
この本体はこのメサの頂部表面からこのメサの底面に達
しない深さまで所定導電形の領域を有すると共にとのメ
サの頂部表面上に障壁金属層を有し、且つこの障壁金属
層上に金属電極を有する様にし改善された逆バイアス特
性を有するショットキ障壁半導体装置及びその製法であ
る。
第１図に示した従来のショットキ障壁ダイオードはシリ
コン・ウェハ（２）上に次のようｋして製造される。ま
ずシリコン・ウェハ（２）上に二酸化シリコン（４）の
層を被着し、次にこの層を選択的にエツチングして開口
（６）を形成しこの開口からウェハ（２）の表面の一部
分（８）を露出させ、Ｐｔのようなショットキ障壁金属
の層０１を表面部分（８）上に被着する。
コン・ウェハ（２）上に次のようｋして製造される。ま
ずシリコン・ウェハ（２）上に二酸化シリコン（４）の
層を被着し、次にこの層を選択的にエツチングして開口
（６）を形成しこの開口からウェハ（２）の表面の一部
分（８）を露出させ、Ｐｔのようなショットキ障壁金属
の層０１を表面部分（８）上に被着する。
次に、ＴｉＷのような中間障壁金属の層（１２１をウェ
ハ上に被着し、層００１、開口（６）の壁、及び開口（
６）の周囲の層（４）の表面部分を覆う。最後に、層（
１２１上にＩＩＱのようなアノード金属の層０４）を形
成する。
ハ上に被着し、層００１、開口（６）の壁、及び開口（
６）の周囲の層（４）の表面部分を覆う。最後に、層（
１２１上にＩＩＱのようなアノード金属の層０４）を形
成する。
第１図のショットキ障壁ダイオードの最活性領域はこの
デバイスの周縁部であり、ダイオードの特性はこのデバ
イスの周縁と面積との比に影響されることか周知である
。このデバイスの逆特性は逆電流ストレスによって容易
に劣化する。この劣化はデバイスの周縁部で生じる。こ
の劣化の原因は２つ考えられる。１つは、酸化物層に近
接しているため周縁部で物理的ストレスが生じるという
ことである。他の１つは、ダイオード周縁部におけるシ
ャープ・エツジ効果、及び正則のショットキ障壁ダイオ
ードに並列に存在するＭＩ Ｓ （ｍｅｔａｌ −１ｎ
ｓｕｌａｔｏｒ −、、ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）ダイオードの影響である。
デバイスの周縁部であり、ダイオードの特性はこのデバ
イスの周縁と面積との比に影響されることか周知である
。このデバイスの逆特性は逆電流ストレスによって容易
に劣化する。この劣化はデバイスの周縁部で生じる。こ
の劣化の原因は２つ考えられる。１つは、酸化物層に近
接しているため周縁部で物理的ストレスが生じるという
ことである。他の１つは、ダイオード周縁部におけるシ
ャープ・エツジ効果、及び正則のショットキ障壁ダイオ
ードに並列に存在するＭＩ Ｓ （ｍｅｔａｌ −１ｎ
ｓｕｌａｔｏｒ −、、ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）ダイオードの影響である。
これらの物理的ストレスがデバイスの逆バイアス電流／
電圧特性に影響すると考えられる。最後に、開口のエツ
ジの実際の形状は、面積及びＭＩＳダイオードの誘電体
厚さを変えることとなりデバイスの特性に大きな影響を
及ぼす。
電圧特性に影響すると考えられる。最後に、開口のエツ
ジの実際の形状は、面積及びＭＩＳダイオードの誘電体
厚さを変えることとなりデバイスの特性に大きな影響を
及ぼす。
第２図に、第１図に示したダイオードの上述のような欠
点を有さないショットキ障壁ダイオードを製造するため
の主要工程を示す。第２図（ａ）は、このダイオードを
製造するための出発材料、例えばシリコン・ウェハ（イ
）を示す。まず、シリコン・ウェハ翰の表面上に例えば
０．２５０・錆の抵抗率を有するシリコンのエピタキシ
ャル層（２７Ｊを厚さ約２００ ｎｍまで成長させる（
第２図（ｂ））。次Ｋ、エピタキシャル層（２ｚ上に珪
化モリブデン（ＭｏＳ ｉ ２ ）の障壁層（ハ）及び
ＴｉＷ（チタン・タングステン混合物）の障壁金属層（
ハ）を夫々５０ ｎｍ及び１１００ｎの厚さで被着する
（第２図（Ｃ））。ＴｉＷＭｎｌ上にはフォトレジスト
層（至）を被着し、このフォトレジストによりＴｉＷ層
（至）をパターン化する（第２図（ｄ））。その後、フ
ォトレジストを除去し、パターン化されたＴｉＷ層をマ
スクとしｃＭＯ８Ｉ ２層及びシリコンを選択的にエツ
チングしてメサ（ｍｅｓａ） ０１１を形成する（第２
図（ｅ））。シリコンは２００ｎｍより深くエツチング
して、エピタキシャル層のとシリコン・ウェハ翰との境
界曽がメサ（至）の基底より上に位置するようにする。
点を有さないショットキ障壁ダイオードを製造するため
の主要工程を示す。第２図（ａ）は、このダイオードを
製造するための出発材料、例えばシリコン・ウェハ（イ
）を示す。まず、シリコン・ウェハ翰の表面上に例えば
０．２５０・錆の抵抗率を有するシリコンのエピタキシ
ャル層（２７Ｊを厚さ約２００ ｎｍまで成長させる（
第２図（ｂ））。次Ｋ、エピタキシャル層（２ｚ上に珪
化モリブデン（ＭｏＳ ｉ ２ ）の障壁層（ハ）及び
ＴｉＷ（チタン・タングステン混合物）の障壁金属層（
ハ）を夫々５０ ｎｍ及び１１００ｎの厚さで被着する
（第２図（Ｃ））。ＴｉＷＭｎｌ上にはフォトレジスト
層（至）を被着し、このフォトレジストによりＴｉＷ層
（至）をパターン化する（第２図（ｄ））。その後、フ
ォトレジストを除去し、パターン化されたＴｉＷ層をマ
スクとしｃＭＯ８Ｉ ２層及びシリコンを選択的にエツ
チングしてメサ（ｍｅｓａ） ０１１を形成する（第２
図（ｅ））。シリコンは２００ｎｍより深くエツチング
して、エピタキシャル層のとシリコン・ウェハ翰との境
界曽がメサ（至）の基底より上に位置するようにする。
メサ（至）の形成後、ウェハ翰の露出表面及びメサ（７
）を覆う厚さ１１０００ｎの二酸化シリコン層ｃ３４）
を例えばプラズマ被着法によって形成する（第２図（ｆ
））。
）を覆う厚さ１１０００ｎの二酸化シリコン層ｃ３４）
を例えばプラズマ被着法によって形成する（第２図（ｆ
））。
次に、従来の選択的エツチング技術により、この二酸化
シリコン層（２）Ｋ開口（至）を形成し、メサ備の中心
領域の頂部のＴｉＷ層□□□を露出させると共に、この
中心領域を囲むＴｉＷ層（ト）の環状領域を二酸化シリ
コン層Ｃ３４）に覆われたまま残す（第２図（ｇ））。
シリコン層（２）Ｋ開口（至）を形成し、メサ備の中心
領域の頂部のＴｉＷ層□□□を露出させると共に、この
中心領域を囲むＴｉＷ層（ト）の環状領域を二酸化シリ
コン層Ｃ３４）に覆われたまま残す（第２図（ｇ））。
パターン化された二酸化シリコン層０４）上及びＴｉＷ
の層（ハ）の露出部分上にＴｉＷの中間障壁層（至））
を２５０ｎｍの厚さで被着し、更に、とのＴｉＷの層（
至）上にパラジウム（Ｐｄ）の層顛を４０ｎｍの厚さで
被着する（第２図（ｈ））。次に、Ｐｄの層顛上にフォ
トレジスト層（４２１を被着し、メサ（３ｏ）の上及び
これを囲む部分の上に位置するフォトレジストを除去す
る（第２図（ｉ））。その後、Ｐｄの層顛の露出部分上
に１１０００ｎの厚さまで金（４４）のメッキを施す。
の層（ハ）の露出部分上にＴｉＷの中間障壁層（至））
を２５０ｎｍの厚さで被着し、更に、とのＴｉＷの層（
至）上にパラジウム（Ｐｄ）の層顛を４０ｎｍの厚さで
被着する（第２図（ｈ））。次に、Ｐｄの層顛上にフォ
トレジスト層（４２１を被着し、メサ（３ｏ）の上及び
これを囲む部分の上に位置するフォトレジストを除去す
る（第２図（ｉ））。その後、Ｐｄの層顛の露出部分上
に１１０００ｎの厚さまで金（４４）のメッキを施す。
続いて、残っているフォトレジストを除去した後、金メ
ッキでカバーされていないＰｄ層及びＴｉＷ層の部分を
エツチングで除去する（第２図（ｊ））。
ッキでカバーされていないＰｄ層及びＴｉＷ層の部分を
エツチングで除去する（第２図（ｊ））。
以上、本発明の一実施例についてのみ説明したが、本発
明はこの特定例に限定されることな（、種々の変形・変
更が可能であることは当業者には明らかであろう。例え
ば、状況に応じて層（至）は省略してもよい。
明はこの特定例に限定されることな（、種々の変形・変
更が可能であることは当業者には明らかであろう。例え
ば、状況に応じて層（至）は省略してもよい。
第２図（ｊ）に示す如き本発明のショットキ障壁デバイ
スにおいて、デバイス劣化の起こるデバイス周縁部は、
メサ■の周囲に位Ｊし、酸化物層Ｏ（イ）の物理的スト
レスが集中する開口０６）のエツジ部には位置しない。
スにおいて、デバイス劣化の起こるデバイス周縁部は、
メサ■の周囲に位Ｊし、酸化物層Ｏ（イ）の物理的スト
レスが集中する開口０６）のエツジ部には位置しない。
中間障壁層（至）は開口α；）のエツジに集中する物理
的ストレスを分散させる働きをする。
的ストレスを分散させる働きをする。
また、開口の周縁部が障壁層の周縁部から隔っているこ
とにより、シャープ・エツジ効果をなくし、正規のショ
ットキ障壁ダイオードに並列接続されるＭＩＳダイオー
ドの形成を阻止することができる。
とにより、シャープ・エツジ効果をなくし、正規のショ
ットキ障壁ダイオードに並列接続されるＭＩＳダイオー
ドの形成を阻止することができる。
メサ構成を用いることにより、基板とエピタキシャル層
との間に急峻な屈曲境界（これは逆バイアスストレス下
でダイオードの早期ブレークダウンを引起こす）が生じ
ない。よってショットキ障壁ダイオードの逆バイアス特
性の劣化が防止される。
との間に急峻な屈曲境界（これは逆バイアスストレス下
でダイオードの早期ブレークダウンを引起こす）が生じ
ない。よってショットキ障壁ダイオードの逆バイアス特
性の劣化が防止される。
第１図は従来のショットキ障壁ダイオードの断面図ミ第
２図（ａ）乃至（Ｄは夫々本発明によるショットキ障壁
ダイオードの製造工程の一実施例を示す断面図である。 図中、（澱はシリコン・ウェハ、のはエピタキシャル層
（所定導電形の領域）、磯はＴｉＷ層（障壁金属層）、
（至）は台状部、（旬は金（金属電極）である。 代理人 伊藤 貞、、７、 ′□゛−（） ＬＬＬ 〆１＼ メー＼ ＯＯ ＬＬ Ｌ へ へ １匡 ヘ ヘ ヘ
２図（ａ）乃至（Ｄは夫々本発明によるショットキ障壁
ダイオードの製造工程の一実施例を示す断面図である。 図中、（澱はシリコン・ウェハ、のはエピタキシャル層
（所定導電形の領域）、磯はＴｉＷ層（障壁金属層）、
（至）は台状部、（旬は金（金属電極）である。 代理人 伊藤 貞、、７、 ′□゛−（） ＬＬＬ 〆１＼ メー＼ ＯＯ ＬＬ Ｌ へ へ １匡 ヘ ヘ ヘ
Claims (1)
- 【特許請求の範囲】 １、突出したメサを有する半導体材料本体を有し、該本
体は上記メサの頂部表面から上記メサの底面に達しない
深さまで所定導電形の領域を有すると共に、上記メサの
頂部表面上に障壁金属層を有し、且つ該障壁金属層上に
金属電極を有するショットキ障壁半導体装置。 ２、表面から予定の深さまで所定導電形の領域を有する
半導体材料本体を設ける工程と、該本体上に障壁金属層
を形成する工程と、該障壁金属層の所望部分を除去した
後、これをマスクとして上記本体を表面から上記予定の
深さより深く除去してメサを形成する工程と、核メサの
頂部の障壁金属層上に金属電極を形成する工程とを含む
ショットキ障壁半導体装置の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53196283A | 1983-09-14 | 1983-09-14 | |
| US531962 | 2000-03-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6094767A true JPS6094767A (ja) | 1985-05-27 |
Family
ID=24119806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19379084A Pending JPS6094767A (ja) | 1983-09-14 | 1984-09-14 | シヨツトキ障壁半導体装置及びその製法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0146212A1 (ja) |
| JP (1) | JPS6094767A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034404A (en) * | 1996-12-05 | 2000-03-07 | California Institute Of Technology | Schottky-barrier semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523223A (en) * | 1967-11-01 | 1970-08-04 | Texas Instruments Inc | Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3005301C2 (de) * | 1980-02-13 | 1985-11-21 | Telefunken electronic GmbH, 7100 Heilbronn | Varaktor- oder Mischerdiode |
| DE3005302C2 (de) * | 1980-02-13 | 1985-12-12 | Telefunken electronic GmbH, 7100 Heilbronn | Varaktor- oder Mischerdiode |
-
1984
- 1984-09-12 EP EP84306239A patent/EP0146212A1/en not_active Withdrawn
- 1984-09-14 JP JP19379084A patent/JPS6094767A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523223A (en) * | 1967-11-01 | 1970-08-04 | Texas Instruments Inc | Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0146212A1 (en) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596962B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPS5896772A (ja) | 半導体構造及び半導体デバイス製造方法 | |
| JPS6094767A (ja) | シヨツトキ障壁半導体装置及びその製法 | |
| JPS609159A (ja) | 半導体装置 | |
| JPH01257370A (ja) | ショットキバリア半導体装置 | |
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
| JPS5984468A (ja) | 半導体装置 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPS6020568A (ja) | 半導体装置 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH07263681A (ja) | 電界効果トランジスタ | |
| JPH05129306A (ja) | 半導体装置の製造方法 | |
| JPS6141248Y2 (ja) | ||
| JP3389944B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 | |
| JPH0581067B2 (ja) | ||
| JPH05121728A (ja) | シヨツトキーバリアダイオード | |
| JPS59152664A (ja) | 半導体装置 | |
| JPH01200683A (ja) | 磁気抵抗素子の製造方法 | |
| JPS6232619B2 (ja) | ||
| JPS628030B2 (ja) | ||
| JPH02229436A (ja) | 半導体装置の製造方法 | |
| JPS61224356A (ja) | ゲートターンオフスイツチおよびその製造方法 | |
| JPH05206442A (ja) | ショットキバリアダイオード |