JPS61224356A - ゲートターンオフスイツチおよびその製造方法 - Google Patents

ゲートターンオフスイツチおよびその製造方法

Info

Publication number
JPS61224356A
JPS61224356A JP6430686A JP6430686A JPS61224356A JP S61224356 A JPS61224356 A JP S61224356A JP 6430686 A JP6430686 A JP 6430686A JP 6430686 A JP6430686 A JP 6430686A JP S61224356 A JPS61224356 A JP S61224356A
Authority
JP
Japan
Prior art keywords
region
gate
type
layer
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6430686A
Other languages
English (en)
Inventor
ジヨン・アール・ベンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS61224356A publication Critical patent/JPS61224356A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は一般にゲートターンオフ半導体スイッチに関し
、特に、改良型のゲートターンオフスイッチとその製造
方法とに関する。
(従来の技術) ゲートターンオフ(GTO)スイッチは、制御信号に応
動して負荷電流を制御可能な半導体装置として広く知ら
れている。このような装置はよくサイリスタと呼ばれる
。現時点では、より大電流、高電圧を扱えるようにする
ため、これらの装置の容量を上げることが望まれている
。しかし、このためには、装置のターンオフ特性は、可
能な限り大きい値に保持されねばならない。代表的には
、GTOスイッチは4I!の垂直(v、ertical
>構造で、底部にn型(陽極)層を有し、この上に、n
型とn型(ベース)の内部層が続き、その上にn型の上
部(陰極)層が形成されている。最近では、陽極層を通
りn型ベース層に達するn型のショート部が使用されて
いる。該n型ベース層は、接触を許すためある点でこの
装置の上面に出ている。この接触は、通常、ゲートと呼
ばれる。装置の上部の2つの層は、二重拡散処理工程を
使用して製造されるのが最も一般的である。つまり、n
型不純物の拡散によって、n型ベースが先ず画成され、
次に、この先に拡散されたn型領域にn型不純物を拡散
することでn型陰極が形成される。
GTOスイッチのターンオフ特性を制御するためには、
n型ベース領域のシート抵抗を注意深く制御する必要が
ある。これを二重拡散処理を使用して行なうには比較的
困難なことが知られている。
この問題は、装置の電流と電圧の容量が増加すると、そ
れに従って厳しくなる。GTOスイッチに対するさらに
他の要求は、比較的高い逆ゲート電圧に耐える容量を有
することである。従来技術のゲート領域と陰極領域を形
成する二重拡散法は、15Vを超える逆ゲート電圧容量
を、信頼性を持って作ることはできない。
(発明の要旨) 従って、本発明の目的は、改良されたGTOスイッチお
よび、その製造方法を提供することである。
本発明の他の目的は、正確に制御されたベースシート抵
抗を有するGTOスイッチを提供することである。
本発明の他の目的は、比較的高い逆ゲート電圧容量を有
する改良型GTOスイッチを提供することである。
本発明の上記および他の目的と利点は、拡散ステップに
よって上記ベース領域のシート抵抗を比較的低い値に定
め、n型ベース領域を覆う比較的低い不純物濃度のn型
エピタキシャル層を成長させ、このエピタキシャル層内
にn型およびn型不純物を拡散させて、各々陰極領域と
ゲート領域とを形成することによって得られる。エピタ
キシャル層内のゲートおよび陰極拡散は、高い逆ゲート
電圧容量を与えるため、エピタキシャル層の注入濃度に
保たれている領域によって分離される。本発明の望まし
い実施例の他の特徴は、比較的大きい陽極ショート領域
とゲート−陰極開面上の2層金属化パターンの独特な配
置である。
本発明のこれらおよび他の目的と利点は、添付9図面を
参照すれば以下の詳細説明によって当業者には明らかと
なろう。
(実施例) 第1A図から第1D図は、本発明の原理に従ったGTO
スイッチの製造における種々の中間段階を示す部分断面
図である。以下の各種マスクステップの説明で明らかな
ように、装置全体の断面を示すことは、不必要に混乱を
招きやすい。従って、第1A図から第1D図は、装置全
体を有する伸開線(1nvolutp)状のらせんパタ
ーンの1個の″腕部分″のみを示す。
第1A図は、最初の数ステップの結果を示す。
単結晶シリコンウェーハ10は、第1主表面11と第2
主表面12を有する。本明細書に記載の本発明の望まし
い実施例では、当初のウェーハ10は、50〜70Ω/
cmの抵抗範囲と、12〜13ミル(約0.0305〜
0.0330 cm)の厚さ範囲を有するn型ウェーハ
である。最初の処理ステップに於て、最初の酸化膜13
を、ウェーハ10の第1主表面11と第2主表面12上
に成長させる。第1主表面11からこの最初の酸化層1
3を除くために、従来のフォトレジストおよびエツチン
グステップが使用される。次に、はう素(boron)
などのp型不純物が第1主表面11上に付着(depo
s i t )され、ウェーハ10の第1主表面11の
下にp型頭域14が形成されるようドライブされる。ウ
ェーハ10の残りの部分15はn型のままである。望ま
しくは、p型頭域14は、30〜50ミクロンの厚さ範
囲であり、40〜100Ω/口のシート抵抗を有する。
シート抵抗40〜60Ω/口の範囲で最良の結果が得ら
れることが判明している。
上記の処理ステップによって1.最終的に完成されたG
TOスイッチのn型ベース領域(領域15)とn型ベー
ス領域(領域14)となるべき領域の抵抗値が決定され
る。この様にして、n型ベース領域14の抵抗値を正確
に制御できる。
第1B図は、次の数ステップの結果を示す。先ず、p型
不純物の付着とドライブ(drive in)の結果を
除くため、ウェーハ10の第1主表面11に、数ステッ
プの標準クリーニング処理が行なわれる。次に、ウェー
ハ10の第1主表面11を覆ってn−型エピタキシャル
層18を成長させる。
望ましくは、エピタキシャル層18は50〜200Ω/
CIItの範囲の抵抗率と、20〜40ミクロンの厚さ
範囲を有する。エピタキシャル層18は、液相エピタキ
シャル成長(LPE)等のいくつかの伝統的な処理のい
ずれを使用して成長させてもよい。最後に、エピタキシ
ャル層18を覆って酸化物層19を成長させる。酸化物
層19は、エピタキシャル層18に実施される種々の拡
散用の拡散マスクとして機能する。
第1C図は、次の数ステップの結果を示す。これらの処
理ステップの目的は、最終製品のGTOスイッチのゲー
トと陽極を各々最終的に形成するエピタキシャルJ11
8とn型ベース領域15とへのp型拡散を決定すること
である。従来のフォトレジストおよび酸化物エツチング
ステップを使用して、適切な開口を酸化物層19と酸化
物層13内に生成する。これらの開口を作るために使用
されるマスクの詳細を以下に説明する。酸化物層19と
13内の開口は第1C図には示されていないが、これは
、後続処理ステップがこれらの領域内に酸化物層を再成
長させるためである。酸化物層19と13内に適切な開
口が作成される六、ボロン等のp型不純物が両表面上に
付着され、エピタキシャル層18およびn型領域15内
に各々ドライブされる。これによって、間隔を有する1
対のp壁領域21がエピタキシャル層18内に生成され
、間隔を有する1対のp型頭域22がn型領域15内に
生成される。以下に詳述するように、p型頭域22はp
壁領域21の間のエピタキシャル層18の部分の真下に
ある。明らかなことであるが、p壁領域21と22の抵
抗率と厚さは、これらが同時に生成されることから、実
質的に等しい。エピタキシャル層18を完全に通ってn
型ベース領域14にまで延びるように、p壁領域21を
十分に深く拡散することは重要である。このp壁領域2
1と22のシート抵抗は、20〜30Ω/口の範囲に設
定するのが有利である。
上記の処理ステップによって、n型ベース領域14への
接触(contact)はエピタキシャル層18の表面
で実施できる。このエピタキシャル層18は装置の上部
活性面(upper acttve 5urface)
を形成する。従って、p壁領域21は、装置のゲートを
形成する。同時に、装置の陽極は、p型拡散領域22に
より形成される。
第1D図は、本処理の次の数ステップの結果を示す。こ
れらのステップが終了すると、ウェーハ全体から各ダイ
を分離し、各種接続部と不活性化処理のステップを除き
、基本GTOスイッチが完成する。次のいくつかの処理
ステップは、エピタキシャル層18とn型領域15内の
n+拡散領域の画成を含む。これを達成するため、従来
技術におけるフォトレジストおよび酸化物エツチングス
テップが、酸化物層19と13の各々に適切な開口を作
るために使用される。ここで使用されるマスクの詳細は
以下に再び説明する。次に、燐等のn型不純物が上記表
面に付着(deposit)され、露出された半導体材
料中にドライブされる。これによって、エピタキシャル
層18内にn++陰極領域24が、更にn型領域15内
にn++陽極ショート領域25が形成される。これらの
n+型領領域2425は、0.5〜2.0Ω/口の範囲
のシート抵抗を有することが望ましい。更に、領域24
と25は同時に形成されるので、はぼ同一の特性を示す
。このn+型領領域24十分に厚く、エピタキシャル層
18を完全に通過し、p型ベース領域に達して、接合を
形成するものであることは重要である。
上記n 陰極領域24は、p型ゲート領域21の間のエ
ピタキシャル層18内に置かれる。使用されるマスクは
、陰極24の外縁と、ゲート21の内縁の間にギャップ
26が残されるような構造である。ギャップ26は、好
ましくは約1.25ミル(約0.0317m>の幅に設
定される。この幅は0.5〜2ミル(0,0127〜0
.0508履)の範囲が利用可能と考えられる。ギャッ
プ26は、比較的低不純濃度にされ、ゲート/陰極逆方
向阻止領域を広げる働きをする。これにより、GTOス
イッチの逆方向ゲート電圧容量を増加させることができ
る。
上記n 型陽極ショート25は、p型陽極領域22に比
べて、比較的大きい。更に、陽極ショート領域25は、
比較的近接して間隔をあけたp型陽極領域22の間のギ
ャップを埋める。この特徴は任意的なものとする。
第1D図は、本発明の原理に従ったGTOスイッチの多
くの特徴を示す。p型ベース領域14は埋込領域である
。これによって、従来技術の二、重拡散処理によって得
られるものと比較−して、ベース領域14の抵抗率の制
御がより正確になる。ベース領域のシート抵抗を低く選
択することにより、完成品としての装置のターンオフ特
性がきわめて良くなる。更に、陰極24とゲット21を
画成するために使用される2ステツプ拡散処理は、これ
らの領域間の極めて低不純物濃度のギャップ26を作成
するのに容易に適用できる。これにより、従来技術によ
る装置のものよりも、大きい逆方向ゲート電圧容量が得
られる。
詳細な説明および図面の残りの部分は、本発明の原理に
従ったGTOスイッチの製造処理において使用されるマ
スク処理ステップの説明に関している。マスクは比較的
複雑なパターンであるので、これらのマスクを示す断面
図も非常に複雑である。
マスクの基本パターンは、伸開線状らせん(inVOl
ute 5piral )と呼び得るもので、この詳細
は、本発明の譲受人に譲渡され1982年6月9日に出
願の同時系属米国出願第396,554号に記述されて
いる。
第2A図と第2B図は、第1C図のp型拡散領域21と
22を各々形成する前に、酸化物層に開口を作成するた
めに使用されるマスクを示す。全ての図に当てはまるが
、第2A図と第2B図の斜線部は、パターニングステッ
プ後に酸化物または他の材料が残留する領域を示す。従
って、n型不純物は第2A図と第2B図の斜線をひいて
いない領域に付着される。
平面図では、望ましい実施例によるGTO装置は、−辺
が約210ミル(約0.533cm>の矩形領域を占め
る。第2A図は、この装置のゲートパターンである。ゲ
ート(斜線のない部分)は概ね円形の中央領域30を有
し、これから伸開線状らせんパターンで複数個の腕31
が延びている。装置の外縁32もゲートの一部を形成す
る。本発明の望ましい実施例では、中央領域30は、約
50ミル(約0.127cIt)の直径を有する。腕3
1は約9ミル(約0.0229 cIIt)の幅員であ
る。腕33は腕31を分離し、陰極とゲート−陰極ギャ
ップを最終的に形成するが、約13ミルの幅員を有する
腕33は、ダイ上の中心に一辺が約190ミル(約0.
483cm >の矩形領域を実質的に埋めるように設け
られる。ダイの上面の残部はモートエッチ(moat 
etch )によって除去される(第4図)。
第2B図は、第1C図の陽極拡散領域22を画成するた
めに使用されるマスクである。第2B図の伸開線状らせ
んパターンの回転方向は、第2A図のものと逆になって
いる点に注目すべきである。
従って、マスク2Bが、第2A図のマスクに対して、ウ
ェーハの反対側に使用されれば、各々のらせんパターン
は一致する。第2B図のマスクの斜線のない部分は、複
数個の腕34を構成する。本発明の望ましい実施例にお
いては、腕34は、約12ミル(約0.0305α)の
幅員を有する。台腕34は、領域35によって区分され
ていて、この領域35内では、p型不純物の半導体表面
への付着は禁止されている。これは、第1C図のp型領
域22間の比較的小さいキャップに対応する。本発明の
望ましい実施例では、領域35は、腕34の中央部を成
し、約4ミル(約0.0102 CIR)の幅員を有す
る。しかし、装置の特性は、領域35が含まれていない
場合、即ち、腕34がそのまま存在する場合には、大き
くは変化を受けないことが分っている。第1C図に関し
て上述したように、腕34は、第2A図のパターンにお
いては腕33の真下になるように配置される。これによ
って、完成装置の陽極は陰極の真下になる。
第3A図と第3B図を参照して、第1D図の陰極拡散2
4と陽極ショート拡散25の生成に使用されるマスクを
説明する。陰極パターンは、第3A図の斜線のない部分
を構成するが、複数個の腕38を含む。腕38は、第2
A図の腕33と一致するように配置される。望ましい実
施例では、腕38は、約8ミル(約0.0203α)の
幅員を有する。第2A図の腕33と第3A図の腕38の
この対応と、腕38が腕33より狭い事実は、第1D図
に断面図で示す陰極とゲートの関係を与える。
即ち、各n 型陰極腕(腕38)は、2個のp型ゲート
腕(腕31)の間にあり、これらから分離されている。
n 型陽極ショートパターンは第3B図の斜線のない部
分に対応するが、陽極を除いて、装置の低部表面全体を
構成する。陽極ショート領域は、はぼ、円形の中央領域
40と、中央領域40から延びる複数個の伸開線状らせ
ん腕41と、装置の全外縁42とを含む。腕43は、先
の陽極拡散を保護するために酸化物が残される領域を画
成するが、サイズを除いて第2B図の腕34と同じであ
る。腕43は約8ミル(約0.0203 cm )の幅
員を有する。腕43のギャップ44は第2B図の領域3
5に対応するが、約2ミル(約0.005081)の幅
員を有する。当然なことに、中央に何もない陽極を使用
する場合には、腕43慢同様に中央に何も設けない。
第4図を参照して、各GTOスイッチを取巻くモート(
moat)をエツチングするために使用するマスクを説
明する。このモートは、ウェーハ上の各装置を分離する
ための機能を有する周知の装置である。モートは、代表
的には装置の上面から下方に延び、n型ベース領域(第
1D図の領域15)が露出する位置に達する。第4図の
斜線のない部分は、エッチャントが半導体材料を腐蝕し
、モートを画成可能な領域を設定する。斜線のある中央
部分は、完成品としての装置の、上部活性面に対応する
。当然なことに、ウェーハの背面(陽極側)は、モート
エッヂ処理から完全に保護されている。
第5図を参照して、分離酸化物層のパターニングに使用
されるマスクを説明する。第5図のマスクを用いてパタ
ーニングされる分離酸化物層は、装置のゲート−陰極面
上に置かれる。目的は、ゲート金属領域と陰極金属領域
間を分離するため、この面上の各陰極腕の周囲に酸化物
の分離帯を設置することである。第5図のマスクの斜線
部は、パターニング後に、装置の表面上に酸化物を残す
領域に対応する。第5図マスクは、第3A図の腕38に
サイズおよび位置に関して精密に対応する複数個の内部
腕48と、複数個の外部腕49を含む。各外部腕49は
、内部腕48を取囲んでいる。
外部腕49は、約14ミル(約0.0356 cm’)
の幅員を有する。分離用酸化物がパターニング処理でそ
のまま残されるのは、各内部腕48と対応する外部腕4
9の間の領域である。この処理ステップにおいても、ウ
ェーハの陽極側は変化を受けない。
第6図を参照して、フォトグラス(photoglas
s)分離層のパターニングに使用されるマスクを説明す
る。第6図のマスクは、第4図に関して上述したモート
エッチによって外部に露出させられる種々の半導体層の
縁を不活性化するために使用されるフォトグラス層のパ
ターニング処理に使用される。第6図のマスクの斜線の
領域は、パターニング処理によって乱されることのない
フォトグラス層の領域に対応する。第4図と第6図を比
較すれば明らかなように、フォトグラス層は、装置の露
出縁の周囲にだけ残留することが許される。この不活性
化技術は、GTO装置の製造に広く使用される。
本発明の望ましい実施例に使用される処理の次のステッ
プは、マスク使用を含まない。この処理ステップは、装
置に金をドープすることである。
金ドーピングは、これによって出来る半導体内の移動電
荷の寿命を縮めるために広く使用される処理である。金
ドーピングがGTO装置の性能を改善し得ることは広く
知られている。本発明の望ましい実施例においては、装
置の縁の周囲の不活性化ガラスがパターン処理され加熱
された(fired)直後に、金ドーピングが実行され
る。金はウェーハの両面上に浸析メッキ(immers
ionplating)によって沈積され、875℃で
1時間拡散される。当然なことに、場合によっては、金
ドーピングステップを省くことが望ましいこともある。
更に、拡散温度としては、750℃から900℃が適当
でおる。
次のステップは、金ドーピング後の処理で、第7図のマ
スクに関して説明する。第7図のマスクは、装置の頂部
上のゲートおよび陰極へのコンタクトの形成のために使
用される2つの金属層の第1層をパターニングするため
に使用される。この第1金属化層は装置の底面にも設け
られるが、パターニングはされない。底面上の単一金属
層は、陽極および陽極ショートへのコンタクトを与える
本発明の望ましい実施例においては、第1金属層は、ウ
ェーハ表面上に付着され、第7図のマスクを使用して、
最上面でパターニングされたアルミニウムである。第7
図の斜線部は、パターニング処理後に残存しているアル
ミニウム層の部分に対応する。第7図のマスクは、第5
図のマスクと同一であるが、一方が他方のネガ像になっ
ている点が異なる。マスクは、約8ミル(約0゜020
3cI11)の幅員を有し陰極拡散領域を覆う複数個の
内部腕50と、約14ミル(約0.0356 crn>
の幅員を有し、内部腕50を取巻く複数個の外部腕51
とを具備する。各内部腕50と対応する外部腕51(従
って、第5図のマスクで75ターン処理された分離用酸
化物領域に対応)の間および不活性化フォトグラス上の
装置端の周囲を除いて、装置の全表面上にアルミニウム
層が残される。
本発明の望ましい実施例に従った処理の次のステップは
、第1金属層上にポリイミド層を付着させ、パターン処
理することである。ポリイミドは従来手段によって付着
され、第8図のマスクでパターン処理される。第8図の
マスクの斜線部は、パターニング処理にお°いてポリイ
ミド層が影響を受けない領域に対応する。第8図の斜線
のない部分は、ポリイミド層内の開口であって、これを
通して第1金属へのコンタクトが可能である。これらの
開口は、約8ミル(約0.0203 cm”)の幅員を
有し、第7図の腕50を覆うように配置された複数個の
腕55と、約50ミル(約0.127cm>の直径を有
し、第2A図の中央ゲート領域30を覆う中央円状領域
56とを具備する。従って、中央領域56に対応するポ
リイミド層の開口は、装置のゲートへのコンタクトを提
供し、腕55に対応する開口は、装置の陰極へのコンタ
クトを可能にする。多腕55の内側端は、約3ミル(約
0.00762cm”)の距離で、中央領域56の外側
端から分離されている。
本発明の望ましい実施例に従った処理の最終ステップは
、第2金属層の付着とパターニングである。このパター
ニングを実施するために興用されるマスクを第9図に示
す。第9図の斜線部は、パターニング処理によって影響
を受けない第2金属層の領域に対応する。本発明の望ま
しい実施例においては、第2金属層は、Ti−Ni −
AQ層を有し、この層は、装置の全表面に蒸着された後
、第9図のマスクによってパターン処理される。第9図
から明らかなように、2つの接触(contact)領
域はこのようにして第2金属層によって画成される。第
1接触領域57は装置の殆んどを覆い、装置の陰極腕上
にある部分の第1金属層にポリイミド層を通ってコンタ
クトを与える。第2接触領域58は、直径が約50ミル
の円板であり、装置の中心に、第1接触領域からは、約
3ミル(約0、00762cIIt>のギャップで分離
されて設置される。
第2接触領域58は、装置のゲートの中央部を覆う第1
金属層の部分へポリイミド層を通ってコンタクトを与え
る。以上で装置に必要なゲートと陰極の接続がなされる
。Ti−Ni−Ag層は、装置の裏面(陽極側)のアル
ミニウム層にも付着されるが、裏面上ではパターニング
は実施されない。
この目的は、陽極面への半田付けを強固にすることであ
る。
(発明の効果) 明らかなように、以上で改良型GTOスイッチとその製
造方法を開示した。この方法は、上記のGTOスイッチ
のベースシート抵抗を精密に決定するための容易な手段
を提供する。更に、比較的高い逆方向ゲート電圧容量を
有するGTOスイッチが提供される。
【図面の簡単な説明】
第1A図から第1D図までは、本発明の原理に従ったG
TOスイッチの製造における中間段階の部分的断面図で
ある。 第2A図および第2B図は、本発明の原理に従ったGT
Oスイッチの製造におけるゲート領域と陽極領域とを各
々画成するために使用される拡散パターンの平面図であ
る。 第3A図と第3B図は、本発明の原理に従ったGTOス
イッチの製造における、陰極領域と陽極ショート領域の
各々を画成するために使用される拡散パターンの平面図
である。 第4図は、本発明の原理に従ったGTOスイッチの製造
におけるモートエッチを実施するために使用されるマス
クの平面図である。 第5図は、本発明の原理に従ったGTOスイッチの製造
における不活性化酸化物エッチを実施するために使用さ
れるマスクの平面図である。 第6図は、本発明の原理に従ったGTO,スイッチの製
造における不活性化フォトグラス層をパターン処理する
ために使用されるマスクの平面図である。 第7図は、本発明の原理に従ったGTOスイッチの製造
における第1金属層のパターン処理に使用されるマスク
の平面図である。 第8図は、本発明の原理に従ったGTOスイッチの製造
におけるポリイミド層間誘電体をパターン処理するため
に使用されるマスクの平面図である。 第9図は、本発明の原理に従ったGTOスイッチの製造
における第2金属層をパターン処理するために使用され
るマスクの平面図である。 i o、、、単結晶シリコンウェーハ、13、、、酸化
膜、 14.、、n型領域、15、、、n型領域、 1B、、、n−エピタキシャル層、 19、、、酸化物層、  21.、、n型領域、+ 22、、、 p型゛領域、  24.、、n  型領域
、25、、、n+型領領域 26.、、ギャップ。

Claims (1)

  1. 【特許請求の範囲】 1、第1導電型の第1ベース領域と、 第2導電型の第2ベース領域であって、前 記第1ベース領域と第1の接合を形成するものと、前記
    第2ベース領域上に設けられたエピタキシャル層と、 前記第2ベース領域と連続し、前記第2導電型を有する
    前記エピタキシャル層のゲート領域と、前記第1導電型
    の前記エピタキシャル層の陰極領域であって、前記第2
    ベース領域と第2接合を形成するものと、 前記第1導電型を有し、前記陰極領域より低い不純物濃
    度を有する前記エピタキシャル層のギャップ領域であつ
    て、前記ゲート領域と前記陰極領域との間に配置されて
    いるものと、および 前記第2導電型を有する陽極領域であつて、前記第1ベ
    ース領域と共に第3の接合を形成するものと、 を具備する事を特徴とする半導体装置。 2、前記ゲート領域は前記陰極領域を完全に取り囲んで
    いる特許請求の範囲第1項に記載の半導体装置。 3、ゲート制御型スイッチの製造方法において、該製造
    方法は、 第2導電型の半導体材料の基板の第1の主表面に第1導
    電型の半導体材料のベース層を形成するステップと、 前記第1主表面を覆うエピタキシャル半導体材料を成長
    させるステップと、 前記エピタキシャル層内の前記第1導電型のゲート領域
    であって、前記ベース層と連続するものを形成するステ
    ップと、 前記エピタキシャル層内の前記第2導電型の陰極領域で
    あつて、前記ゲート領域と分離されていて、前記ベース
    層と共に接合を形成するものを形成するステップと、 前記半導体材料の基板内に前記第1導電型の陽極領域を
    形成するステップと、 を具備することを特徴とするゲート制御型スイッチの製
    造方法。
JP6430686A 1985-03-25 1986-03-24 ゲートターンオフスイツチおよびその製造方法 Pending JPS61224356A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71571585A 1985-03-25 1985-03-25
US715715 1985-03-25

Publications (1)

Publication Number Publication Date
JPS61224356A true JPS61224356A (ja) 1986-10-06

Family

ID=24875193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6430686A Pending JPS61224356A (ja) 1985-03-25 1986-03-24 ゲートターンオフスイツチおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS61224356A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502877A (ja) * 1973-05-09 1975-01-13
JPS52149986A (en) * 1976-06-08 1977-12-13 Mitsubishi Electric Corp Semiconductor device and its production
JPS58176971A (ja) * 1982-04-09 1983-10-17 Hitachi Ltd 半導体装置
JPS58194366A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 半導体制御整流装置
JPS59201466A (ja) * 1983-04-30 1984-11-15 Toshiba Corp ゲ−トタ−ンオフサイリスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502877A (ja) * 1973-05-09 1975-01-13
JPS52149986A (en) * 1976-06-08 1977-12-13 Mitsubishi Electric Corp Semiconductor device and its production
JPS58176971A (ja) * 1982-04-09 1983-10-17 Hitachi Ltd 半導体装置
JPS58194366A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 半導体制御整流装置
JPS59201466A (ja) * 1983-04-30 1984-11-15 Toshiba Corp ゲ−トタ−ンオフサイリスタ

Similar Documents

Publication Publication Date Title
KR20000004472A (ko) 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법
JPH07183302A (ja) 金属層の形成及びボンディング方法
JPH0222869A (ja) 対称阻止高降伏電圧半導体デバイスとその製造方法
JPH11204782A (ja) 半導体装置およびその製造方法
US3722079A (en) Process for forming buried layers to reduce collector resistance in top contact transistors
US4051506A (en) Complementary semiconductor device
US4757025A (en) Method of making gate turn off switch with anode short and buried base
US3454846A (en) High frequency transistor having a base region substrate
US4035907A (en) Integrated circuit having guard ring Schottky barrier diode and method
JPS6224944B2 (ja)
US4409609A (en) Semiconductor device and method of manufacturing the same
US3975818A (en) Method of forming closely spaced electrodes onto semiconductor device
JPS61224356A (ja) ゲートターンオフスイツチおよびその製造方法
CA1205577A (en) Semiconductor device
JPH0580157B2 (ja)
JPH0216740A (ja) パイポーラパワー半導体デバイス及びその製造方法
US3659156A (en) Semiconductor device
JP3421588B2 (ja) 半導体装置およびその製造方法
JP2668528B2 (ja) 半導体装置の製造方法
JP2695812B2 (ja) 半導体装置
KR100218311B1 (ko) 반도체장치의 소자격리구조 및 그 제조방법
KR100192981B1 (ko) 바이폴라 트랜지스터 및 그 제조방법
JP3255698B2 (ja) 高安定ツェナーダイオード
JPH01133362A (ja) トランジスタ
EP0146212A1 (en) Schottky barrier diode and method of manufacturing it