KR100218311B1 - 반도체장치의 소자격리구조 및 그 제조방법 - Google Patents

반도체장치의 소자격리구조 및 그 제조방법 Download PDF

Info

Publication number
KR100218311B1
KR100218311B1 KR1019960027896A KR19960027896A KR100218311B1 KR 100218311 B1 KR100218311 B1 KR 100218311B1 KR 1019960027896 A KR1019960027896 A KR 1019960027896A KR 19960027896 A KR19960027896 A KR 19960027896A KR 100218311 B1 KR100218311 B1 KR 100218311B1
Authority
KR
South Korea
Prior art keywords
layer
device isolation
isolation structure
oxide film
field oxide
Prior art date
Application number
KR1019960027896A
Other languages
English (en)
Other versions
KR980012239A (ko
Inventor
백승국
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960027896A priority Critical patent/KR100218311B1/ko
Publication of KR980012239A publication Critical patent/KR980012239A/ko
Application granted granted Critical
Publication of KR100218311B1 publication Critical patent/KR100218311B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 평탄화에 유리할 뿐만 아니라 소자격리능력이 뛰어난 반도체장치의 소자격리구조 및 그 소자격리구조의 제조방법에 관한 것으로, 소자격리구조는 소자격리영역이 오목하게 형성된 기판에 형성된 반전방지층과, 그 반전방지층 위에 형성된 절연막과, 그 절연막 위에 형성된 것으로 소정의 전압을 인가 받는 격리게이트를 포함하여 구성되고, 그 소자격리구조의 제조방법은 소자격리영역에 반전방지층과 필드산화막을 형성한 후, 그 필드산화막을 식각하는 단계와: 필드산화막이 식각됨으로써 오목하게 된 소자격리영역의 반전방지층 위에 절연층과 도전층을 차례대로 형성하는 단계와: 상기 도전층에 격리전압을 인가하기 위한 금속전극을 형성하는 단계로 구성된다. 이와 같은 소자격리구조는 반전방지층에 주입되는 도판트의 양과 격리게이트에 인가되는 전압의 극성 및 크기에 따라서 격리능력을 향상시킬 수 있는 장점이 있다.

Description

반도체장치의 소자격리구조 및 그 제조방법
제1도는 종래의 소자격리구조를 포함한 반도체장치의 부분단면도.
제2도는 종래의 소자격리구조를 포함한 DRAM의 대략적인 구성단면도.
제3도는 본 발명에 따른 소자격리구조 제조방법을 도시한 공정수순도.
제4도는 상기 제3도에 도시된 공정수순도를 통해 형성된 반도체장치의 개략적인 평면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 필드산화막
103 : 반전방지층 104 : 질화막
105 : 다결정실리콘층 106 : 게이트산화막
107 : 게이트 108 : 소오스/드레인영역
121 : 소자형성영역 122 : 소자격리영역
123 : 콘택
본 발명은 반도체장치에 관한 것으로, 특히 반도체장치의 평탄화(스텝커버리지)에 유리할 뿐만 아니라 소자격리능력이 뛰어난 반도체장치의 소자격리구조 및 그 제조방법에 관한 것이다.
디램(DRAM)과 같은 반도체장치의 각각의 소자는 다른 소자와 전기적으로 분리 될 필요성이 있다. 이에 따라 다양한 소자격리구조가 제안되고 있는데, 그러한 소자격리구조는 인접된 소자간에 바람직하지 못한 관계가 발생하지 않도록 하는 함과 동시에 반도체장치의 집적도를 향상시키는 중요한 요소가 되므로, 소자격리영역이 작으면서도 소자격리능력이 뛰어나도록 하여야 한다.
제1도는 종래 기술에 따른 소자격리구조의 일례를 설명하기 위한 반도체장치의 부분단면도로서, 소자격리영역의 기판(11)에 BF2 +을 주입하여 형성한 반전방지층(13)과, 그 기판(11)에 대한 산화공정으로 상기 반전방지층(13)위에 형성되는 필드 산화막(12)으로 소자격리구조를 형성한 후, 게이트 산화막(14)과 게이트(15) 및 소오스/드레인영역(16)을 차례대로 형성하는 공정을 나타내고 있다. 그리고 제2도는 상기 제1도에 도시된 소자격리구조를 포함하여 구성된 디램(DRAM)의 구성단면도로서, 반전방지층(13)과 필드산화막(12)으로 구성된 소자격리구조와, 소자형성영역 및 소자격리영역의 필드산화막(12)위에 형성된 게이트산화막(14) 및 게이트(15)와 소자형성영역의 기판(11)에 이온이 주입되어 형성된 LDD구조의 소오스/드레인영역(16)과, 하부전극(SG)(17)과 유전막(18) 및 상부전극(TG)(19)으로 구성된 캐패시터를 보여주고 있다.
이와 같은 종래 소자격리구조의 제조방법은 소자형성영역의 기판(11) 위에 확산 및 산화를 방지하기 위한 마스크패턴을 형성한 후, 확산공정과 산화공정을 차례대로 수행하여 반전방지층(13)과 필드산화막(12)을 형성하는 단계로 이루어졌다.
그러나 상기 종래의 소자격리구조는, 산화공정을 통해 형성되는 필드산화막이 기판 아래쪽보다 기판 위쪽으로 빠르게 형성(기판 위쪽과 아래쪽의 성장속도비가 약 6:4)되기 때문에, 반도체장치의 평탄도(스텝커버리지)가 나빠지는 단점이 있었다. 이는 필드산화막 위에 게이트가 형성된 모습을 보여주고 있는 제2도의 단면도를 통해 알 수 있는 바와 같다. 그 뿐만 아니라, 소자의 미세화와 함께 그 소자를 격리하기 위한 소자격리영역의 크기가 감소하게 되면, 그 소자격리영역에 형성되는 상기 반전방지층과 필드산화막의 소자격리능력이 떨어지기 되어, 소자의 미세화와 함께 소자격리영역을 감소시키지 못하게 되므로 반도체장치의 고집적도에 불리한 단점이 있었다.
이에 본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 반도체장치의 평탄화에 유리할 뿐만 아니라 소자격리능력이 뛰어난 반도체장치의 소자격리구조 및 그 소자격리구조의 제조방법을 제공함에 그 목적을 둔다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자격리구조는 소자격리영역이 오목하게 형성된 기판의 소자격리영역 상에 형성된 반전방지층과, 상기 반전방지층의 상부에 형성된 절연막과, 상기 절연막의 상부에 형성되어 소정의 전압이 인가되는 격리게이트를 구비하여 구성되는 것을 특징으로 한다.
이와 같이 구성된 소자격리구조는 상기 반전방지층에 주입되는 도판트의 양을 조절함으로써 그 소자격리구조의 격리능력을 향상시킬 수 있을 뿐만 아니라 격리게이트에 인가되는 전압의 극성 및 크기에 따라서도 격리능력을 향상시킬 수 있다. 이에 따라 소자격리구조를 더 작게 형성할 수 있게 됨으로써, 반도체장치의 집적도에도 유리한 장점이 있다.
그리고 상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자격리구조 제조방법은 기판상의 소자격리영역에 순차적으로 반전방지층과 필드산화막을 형성한 후, 상기 필드산화막을 식각하는 단계와: 상기 필드산화막이 식각됨에 따라 오목해진 소자격리영역의 반전방지층의 상부에 순차적으로 절연층과 도전층을 형성하는 단계와: 상기 도전층에 격리전압을 인가하기 위한 금속전극을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
이하 첨부된 제3도의 공정수순도를 참조하여, 본 발명에 따른 소자격리구조를 포함하여 구성되는 DRAM 제조방법의 일부에 대해서 상세히 설명한다.
제3a도에 도시된 바와 같이, 소자격리영역에 BF2 +를 주입한 반전방지층(103)과 기판(101)이 산화되어 형성된 필드산화막(102)을 종래와 같은 기술로 형성한 후, 제3b도에 도시된 바와 같이 상기 필드산화막(102)을 실리콘에 대한 식각선택성이 우수한 습식각법으로 식각한 후, 그 결과물의 전면에 질화막(또는 산화막 : 이하 같다)(104)을 증착한 다음, 그를 패터닝하여 필드산화막(102)이 식각된 상기 소자격리영역에 제3c도에 도시된 바와 같이 질화막(104)을 형성하고, 이어서 그 질화막(104)을 포함하는 소자의 전면에 다결정실리콘을 증착한 후, 그를 패터닝하여 제3d도에 도시된 바와 같이 상기 질화막(104) 위에 다결정실리콘층(105)을 형성한다.
이와 같이 필드산화막의 제거로 오목하게 된 소자격리영역에 질화막(104)과 다결정실리콘층(105)이 형성됨으로써, 영역이 평탄하게 된다.
이어서 제3e도에 도시된 바와 같이 상기 소자형성영역과 소자분리영역에 게이트산화막(106)과 게이트(107) 및 N형 소오스/드레인영역(108)을 순차적으로 형성한 후, 그 결과물 위에 층간절연막(미도시)을 증착하고, 이어서 상기 다결정실리콘층(105)과 접촉하는 금속전극을 형성한다.
그리고 제4도는 상기 제3도의 제조방법을 통해 형성된 DRAM의 대략적인 평면도로서, 이에 도시된 바와 같이 반전방지층(103)과 질화막(104) 및 다결정실리콘층(105)이 차례대로 형성된 소자분리영역(122)이 각 소자형성영역(121)을 완전히 포위함으로써, 그 각 소자가 다른 소자와 완전히 격리되었음을 보여주고 있다. 그리고 층간절연막을 사이에 두고 있는 소자격리영역의 다결정실리콘층(105)과 금속전극을 연결하기 위한 콘택(123)은 넓은 소자격리영역에서 선택되는 소정의 다수 지점에 형성될 수 있음을 보여주고 있다.
이와 같이 과정을 통해 형성된 소자격리구조는, 금속전극에 음전압을 인가하면 그 음전압에 의하여 형성된 전계가 질화막(104) 아래의 반전방지층(103) BF2 +이온을 그 질화막(104)과 반전방지층(103)의 계면에 집중시킴으로써, 그 BF2+ 이온이 형성하는 P형 도전영역과 각 소자의 N형 소오스/드레인영역(108)이 형성하는 접합을 강화시킨다. 이에 따라 각각의 소자는 완벽하게 전기적으로 격리된다.
이상에서 상술한 바와 같이 본 발명에 따른 소자격리구조는 필드산화막이 제거된 영역에 절연막과 도전층을 형성함으로써 그 표면을 평탄하게 할뿐만 아니라 반전방지층에 주입되는 이온의 양과 격리게이트에 인가되는 전압의 크기를 조절함으로써 소자격리능력을 향상시키는 효과가 있다.

Claims (11)

  1. 소자격리영역이 오목하게 형성된 기판의 소자격리영역 상에 형성된 반전방지층과, 상기 반전방지층의 상부에 형성된 절연막과, 상기 절연막의 상부에 형성되어 소정의 전압이 인가되는 격리게이트를 구비하여 구성되는 것을 특징으로 하는 반도체장치의 소자격리구조.
  2. 제1항에 있어서, 상기 반전반지층은 P형 도전영역으로 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  3. 제1항 또는 제2항에 있어서, 상기 반전방지층은 BF2 +가 주입된 P형 도전영역으로 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  4. 제1항에 있어서, 상기 절연막은 질화막으로 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  5. 제1항에 있어서, 상기 격리게이트는 다결정실리콘으로 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  6. 제1항에 있어서, 상기 격리게이트에는 음전압이 인가되는 것을 특징으로 하는 반도체장치의 소자격리구조.
  7. 기판상의 소자격리영역에 순차적으로 반전방지층과 필드산화막을 형성한 후, 상기 필드산화막을 식각하는 단계와: 상기 필드산화막이 식각됨에 따라 오목해진 소자격리영역의 반전방지층의 상부에 순차적으로 절연층과 도전층을 형성하는 단계와: 상기 도전층에 격리전압을 인가하기 위한 금속전극을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리구조 제조방법.
  8. 제7항에 있어서, 상기 반전방지층은 P형 이온을 기판에 주입하여 형성하는 것을 특징으로 하는 특징으로 하는 반도체장치의 소자격리구조 제조방법.
  9. 제 7항에 있어서, 상기 필드산화막은 습식각법으로 제거되는 것을 특징으로 하는 특징으로 하는 반도체장치의 소자격리구조 제조방법.
  10. 제7항에 있어서, 상기 절연층과 도전층은 질화막과 다결정실리콘을 순차적으로 증착한 후, 패터닝하여 형성하는 것을 특징으로 하는 반도체장치의 소자격리구조 제조방법.
  11. 제7항에 있어서, 상기 도전층에 격리전압을 인가하기 위한 금속전극은 상기 도전층 위에 증착되는 층간절연막을 관통하여 그 도전층과 접촉되도록 형성되는 것을 특징으로 하는 반도체장치의 소자격리구조 제조방법.
KR1019960027896A 1996-07-11 1996-07-11 반도체장치의 소자격리구조 및 그 제조방법 KR100218311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027896A KR100218311B1 (ko) 1996-07-11 1996-07-11 반도체장치의 소자격리구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027896A KR100218311B1 (ko) 1996-07-11 1996-07-11 반도체장치의 소자격리구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980012239A KR980012239A (ko) 1998-04-30
KR100218311B1 true KR100218311B1 (ko) 1999-09-01

Family

ID=19465954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027896A KR100218311B1 (ko) 1996-07-11 1996-07-11 반도체장치의 소자격리구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100218311B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848480B2 (ja) * 1998-06-08 2006-11-22 アルプス電気株式会社 フレキシブルプリント基板の取付構造及びそれを用いた記録再生装置
KR100640604B1 (ko) 2004-12-09 2006-11-01 삼성전자주식회사 하드 디스크 드라이브의 유연성 인쇄 회로 및 브래킷 구조

Also Published As

Publication number Publication date
KR980012239A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5858843A (en) Low temperature method of forming gate electrode and gate dielectric
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
US4422885A (en) Polysilicon-doped-first CMOS process
JPH0465548B2 (ko)
KR20000004472A (ko) 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법
JPH0846201A (ja) 半導体素子及びその製造方法
KR0164079B1 (ko) 반도체 소자 및 그 제조방법
US5686324A (en) Process for forming LDD CMOS using large-tilt-angle ion implantation
US5661048A (en) Method of making an insulated gate semiconductor device
US5903013A (en) Thin film transistor and method of manufacturing the same
US4523368A (en) Semiconductor devices and manufacturing methods
US6521942B2 (en) Electrically programmable memory cell
KR100218311B1 (ko) 반도체장치의 소자격리구조 및 그 제조방법
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
GB2070858A (en) A shallow channel field effect transistor
KR0131992B1 (ko) 반도체 소자 및 그 제조방법
KR100448090B1 (ko) 반도체 소자 제조방법
KR19990056756A (ko) 아날로그 반도체 소자의 제조 방법
KR960016230B1 (ko) 단차비가 감소된 반도체 소자의 콘택홀 형성방법
KR960006689B1 (ko) 반도체소자의 ldd 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100243021B1 (ko) 반도체 소자 제조방법
KR100223795B1 (ko) 반도체소자제조방법
KR100198629B1 (ko) 박막트랜지스터의 구조 및 제조방법
KR19980057095A (ko) 반도체 장치의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee