JPS6093567A - 電子計算機 - Google Patents

電子計算機

Info

Publication number
JPS6093567A
JPS6093567A JP20086083A JP20086083A JPS6093567A JP S6093567 A JPS6093567 A JP S6093567A JP 20086083 A JP20086083 A JP 20086083A JP 20086083 A JP20086083 A JP 20086083A JP S6093567 A JPS6093567 A JP S6093567A
Authority
JP
Japan
Prior art keywords
controller
program
mpu
connecting device
system program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20086083A
Other languages
English (en)
Inventor
Shuichi Inose
修一 猪瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20086083A priority Critical patent/JPS6093567A/ja
Publication of JPS6093567A publication Critical patent/JPS6093567A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は接続装置の管理を柔軟化させた電子計算機に関
する。
[従来技術] 一般にパーソナルコンピュータのシステム管理はシステ
ムプログラムによって行われている。システムプログラ
ムの機能や規模は多様であるが、何れについても言える
ことは周辺機器等の接続装置の管理、制御機能を有する
ことである。従ってユーザは接続装置に対する細かい知
識が無くても自由にこれらを扱える。
従来のシステムプログラムは接続装置の管理テーブルを
半固定で内蔵する構成を取っていた。
管理テーブルは、例えば当該システムに接続し得る最大
規模の装置を想定した大きさを有するが。
その中でユーザが現実に使用する機器構成と機器アドレ
スとを対応づけてこれらに使用可能のフラグをセットし
た様なものから成っている。しかしながら、周辺機器の
進渉と多様化は当該システムに新たな周辺機器の接続可
能性を提供する。そしてこれらはしばしばシステム設計
者が当初設計した最大規模の周辺機器の機種範囲や機種
の性格を越えるものであった。従って従来はこの様な機
種接続のニーズが発生すれば、八ツファサイズ、データ
転送速度等について複雑なシステムプログラムに手を加
えなければならないという不利益があった。
[目的] 本発明は上述従来技術の不利益に鑑みて成されたもので
あってその目的とする所は、接続装置の変更や増減があ
ってもこれら機器構成を容易に管理できる電子計算機を
提供することにある。
本発明の他の目的は、柔軟なシステム構成を組める電子
計算機を提供することにある。
[実施例] 以下、図面に従って本発明に係る一実施例を詳細に説明
する。第1図は一実施例のパーソナルコンピュータのシ
ステム構成を示すブロック図である。図において、lは
実施例のパーソナルコンピュータ本体、2は本体lの主
制御を司どるマイクロプロセツシングユニツ) (MP
U)、3は初期プログラムを内蔵するROM、4は主メ
モリを構成するRAM、5は操作入力用のキーボード、
6はラスクスキャン方式のCR7表示装置、7は6を制
御するCRTコントローラ(CRTC)、8はシステム
プログラムを記憶させであるディスク装置、9は8を制
御するディスクコンI・ローラ(DSKC)、10はプ
リンタ、iiは10を制御するプリンタコントローラ(
PRC)、12t*磁気テープ装置、13は12を制御
する磁気テープコントローラ(MTC)、14はMPU
2の共通入出力バスである。本体lにはこれ以外にも各
種の装置を接続可能である。例えば増設用RAM及びR
OM等であり、その基本的な接続態様はコントローラと
接続装置との組で増設されてゆく。
また、1つのコントローラに複数の装置が接続される場
合もある。
第2図は実施例のコントローラの典型的な構成を示すブ
ロック図である6図にはプリンタコントローラ11の一
例を示した。MPU2の共通入出力パス14に接続され
ているのはコモンインタフェース(CIF)11+ で
ある、この部分はMPU 2との間をインタフェースす
る部分であって、他のコントローラ7.9.13のもの
と共通性がある。そしてMPU2がこれらコンI・ロー
ラ7.9,11..13を識別できるようにするためデ
バイスアドレスの設定手段(DA)11sが設けられて
いる。この設定値を各コントローラ毎にユニークに設定
することによりMPU2は各接続装置を個別に制御でき
る。112は装置側のインタフェースを行うデバイスコ
ントローラ(DCTR)であって信号線116を介して
プリンタlOに接続される。この部分の構成は接続装置
に合せて設計される部分であり、コントローラ毎に異な
る部分でもある。そしてこの様な接続装、Mの機種や性
能等はコード化された符号−によってMPU2に知らせ
ることが出来るようになっている。113はFROMで
あり、ここには」−述接続装置の機種や性能等に関する
符号データを記憶させである。FROMI 13はMP
U2によつ−Cアドレッサブルであり、第3図(A)及
び(B)にはFROMに格納されている符号データの構
成例を示す。同図(A)において、最初にはプリンタの
代表的機種名のニモニック符号rPTRJがあり、次に
タイプrf3Jのプリンタであること、次にr256J
バイトのバッファサイズを有すること、次にブランク符
号rbJでデータ転送速度については不必要であること
、次に符号「0」でデータ出力のみの機能しか有しない
こと等を示す符号データが格納されている。これら符号
データが格納されるフォーマットや順番は各コントロー
ラについて共通させてり、MPU2による読み出し、処
理の便宜を図っている。同様にして図(B)ではFRO
M93にディスク装置の機種名の符号rDsKJ、タイ
プ「C」、バッファサイズr512Jバイト、データ転
送速度r256JKバイト、データ入出力可能であるこ
とを示す符号rIloJ等が夫々格納されている。MP
U2は先ス各コントローラについてデバイスアドレスの
指定を行い、次にFROMの内容をアドレス指定してバ
イト毎に読み取ることが出来る。これらのデータはMP
U2が接続装置を管理し、制御する上において必要なデ
ータであり従来はシステムプログラムの中に半固定され
ているものであった。
更にMPU2は、CF F 11 rをしてDCTR1
12が検出した各種ステータスを読み取ることができる
。ステータスには、例えば接続装置が7ベイラブルの状
態にあるか、レディ/ビジィの状態にあるか、何らかの
エラー状態があるか等がある。ステータス情報は接続装
置の動作と共にダイナミックに変化するものであり、M
PU2は必要に応じてこれらステータスを読み込み、自
己の管理テーブルを更新しながら、ダイナミックな管理
情報として使用する。
実施例ではこの様なステータス情報を保持するレジスタ
(R)117を設け、FROMII3の延長」二の所定
のアドレスでアクセスできるようになっている。
以上の構成において、以下に第4図のフローチャートを
参照して実施例の動作を説すJする。パーソナルコンピ
ュータ本体に電源が投入されるとDC電圧が安定するに
十分な所定時間の経過の後にステップ40でMPU2の
初期プログラムロードルーチンが起動される。このルー
チンはROM3に格納されており、本体の初期リセット
状態が解除されると実行される。このルーチンが選択す
るデバイスアドレスは常に0であり、システムプログラ
ムを格納したディスク装置のコントローラは予めこのア
ドレスに設定されている。ステップ41においてMPU
2はデバイスアドレスOを指定してDSKC9を選択す
ると共に、FROM93の内容を読み込む。さらにこの
内容を解読することによりC−タイプのディスク装置が
接続されていることを知り、タイプに従った手順でシス
テムプログラムのロードを行う。一般に初期プログラム
ロードルーチンにはROMサイズ等の関係から複雑な処
理は行わせない。この意味でデバイスアドレスのOに接
続されるディスク装置の機種にもある程度の制約を課し
てよい。その代わりこのアドレスOにカセットテープ装
置が設定されていたなら、それに相当する読み込みが行
われるようになっている。初期プログラムルーチンはこ
の様に少なくとも数種の重要な入出力装置を識別し制御
可能に構成されている。従って以後に続く複雑な制御が
行われるときは、ロードされたシステムプログラムによ
って行うことが一般になされていることである。ステッ
プ42ではロードされたシステムプログラムの実行の下
に各コントローラのFROMの内容を読み込む。それは
実施例のシステムプログラムが初期状態において接続機
器を管理するための半固定のテーブルを有しないからで
あり、後にこのテーブルを形成させるに十分な空きエリ
アのみを有するからである。MPU2はこのテーブルを
形成するために必要な情報を各コントローラから読み取
る。先ずデバイスアドレスの1を指定してFROMの内
容を読み取る。仮にこのチャネルにコントローラの接続
が無ければFROMデータの応答は得られない、従って
M P U 2は次のデバイスアドレスの選択を行なう
。次のチャネルにコントローラの実装があればFROM
データの応答が得られる。MPU2は。
例えばそれがプリンタrPTRJであることを知り、引
き続き必要な情報をRAM4の所定の位置に転送してデ
バイスアドレスと接続装置とを関連づけた管理テーブル
を組み立ててゆくことができる。この様な読み込みを全
てのデバイスアドレスについて行なうと、ステップ43
では接続装置の管理テーブルを作成して使用可能にする
。このときダイナミックなステータス情報も主メモリの
管理テーブルに整理される。ステップ44ではアイドル
状態であり、キーボード5からの操作者による入力待ち
の状態である。この時点でシステムは稼動している。そ
してMPU2は定期的にダイナミックなステータスを更
新する。従ってこのシステム構成の下にコンパイルされ
た処理プログラムは正しいI10管理の下にその目的が
達せられるのである。
[効果] 以上述べた如く本発明によれば先ず接続の装置構成が存
在し、これが基になってシステム管理テーブルが作成さ
れるのである。従ってユーザにとってはシステムの構成
や変更に柔軟性があり。
システムの提供者は複雑なシステムプログラムに手を加
える必要がないので負担も軒く稼動の信頼性も増す効果
がある。
【図面の簡単な説明】
第1図は本発明に係る一実施例のパーソナルコンピュー
タのシステム構成を示すブロック図、第2図は実施例の
コントローラの典型的な構成を示すブロック図、 第3図(A)及び(B)はFROMに格納されている符
号データの構成を示す説明図・第4図は実施例の動作を
説明するフローチャートである。 ここで、l・・・パーソナルコンピュータ本体、2・・
・マイクロプロセッシングユニット、3・・・ROM、
4・・・RAM、5・・・キーボード、6・・・CRT
表示装置、7・・・CRTコントローラ、8・・・ディ
スク装置、9・・・ディスクコントローラ、lO・・・
プリンタ、11・・・プリンタコントローラ、12・・
・磁気テープ装置、13・・・磁気テープコントローラ
。 14・・・共通入出力バスである。

Claims (1)

    【特許請求の範囲】
  1. 主メモリを堝するセントラルプロセッサと、該プロセッ
    サの入出力パスに接続されて外部接続装置との間をイン
    タフェースするインタフェース手段を備える電子計算機
    であって、前記インタフェース手段が当該接続装置の管
    理、制御のために必要な情報をセントラルプロセッサに
    より読み出し可能に備えることを喝徴とする電子計算機
JP20086083A 1983-10-28 1983-10-28 電子計算機 Pending JPS6093567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20086083A JPS6093567A (ja) 1983-10-28 1983-10-28 電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20086083A JPS6093567A (ja) 1983-10-28 1983-10-28 電子計算機

Publications (1)

Publication Number Publication Date
JPS6093567A true JPS6093567A (ja) 1985-05-25

Family

ID=16431421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20086083A Pending JPS6093567A (ja) 1983-10-28 1983-10-28 電子計算機

Country Status (1)

Country Link
JP (1) JPS6093567A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901323A (en) * 1990-12-11 1999-05-04 Fisher Controls International, Inc. Process controller with interchangeable individual I/O units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901323A (en) * 1990-12-11 1999-05-04 Fisher Controls International, Inc. Process controller with interchangeable individual I/O units

Similar Documents

Publication Publication Date Title
US7315905B2 (en) Software controlled hard reset of mastering IPS
JPS6093567A (ja) 電子計算機
JPS6225334A (ja) 命令処理方式
JPS59112325A (ja) 電子計算機システム
JPH06149509A (ja) 印字装置
JP3168845B2 (ja) ディジタル信号処理装置
JP3084106B2 (ja) 画面出力切換方法
JP3010737B2 (ja) 情報処理装置のデータ退避復元方式
JP2751088B2 (ja) 印字装置
JPH0535490A (ja) データ処理装置
JP2914538B2 (ja) プログラマブルコントローラ
JPS62166430A (ja) デ−タ処理システム
JP3399709B2 (ja) プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ
JPS62203256A (ja) 計算機システムの周辺装置
JP2000099342A (ja) 効率的なメモリ利用が可能なコンピュ―タシステム
JP2002073359A (ja) 複数cpu回路部を有する装置のプログラム書き換え方式
JPH0268624A (ja) プログラム修正回路
KR20040053880A (ko) 데이터처리시스템
JPS61157941A (ja) 転送アドレス制御装置
JPH0268625A (ja) プログラム修正回路
JPS6341931A (ja) マイクロプログラム制御装置
JPH0816405A (ja) システム初期化装置
JPS58154042A (ja) 制御装置
JPS61260330A (ja) マイクロプログラム制御装置
JPS61214041A (ja) マイクロコンピユ−タ