JPS609300B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS609300B2 JPS609300B2 JP53002803A JP280378A JPS609300B2 JP S609300 B2 JPS609300 B2 JP S609300B2 JP 53002803 A JP53002803 A JP 53002803A JP 280378 A JP280378 A JP 280378A JP S609300 B2 JPS609300 B2 JP S609300B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- buffer
- information processing
- output
- buffer storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
この発明は情報処理装置に関し、特にバッファ記憶装置
の読出し誤り等の障害発生に対してバッファ記憶装置内
の障害発生個所を使用禁止とする機能を有する情報処理
装置に関するものである。
の読出し誤り等の障害発生に対してバッファ記憶装置内
の障害発生個所を使用禁止とする機能を有する情報処理
装置に関するものである。
従来、バッファ記憶装置を有する情報処理装置において
、バッファ記憶装置の読出し誤り等の障害が発生した場
合、バッファ記憶装置内の障害個所を含むローを使用禁
止にしていた。しかし、これでは間欠的な障害（例えば
再度の議出しで成功するような障害）において直ちに記
憶容量を減少させるため、処理装置の性能低下を来たす
ことになる。また、たとえ固定的な障害においても、そ
の障害個所をアクセスする回数は他の多くの正常な個所
をアクセスする回数に比し、はるかに少ないことから直
ちに障害個所を使用禁止にすることは望ましくない。こ
の発明の目的とするところは、上記の如き問題点を除去
するものであり、間欠的障害による記憶容量の減少を防
止し、固定的障害にあっては直ちに障害個所を使用禁止
にすることを止め、障害個所に比しアクセス回数の多い
正常な個所のアクセスを認めることにより記憶容量の減
少を時間的に引き延ばして性能低下の防止に寄与する機
能を有する情報処理装置を提供することにある。
、バッファ記憶装置の読出し誤り等の障害が発生した場
合、バッファ記憶装置内の障害個所を含むローを使用禁
止にしていた。しかし、これでは間欠的な障害（例えば
再度の議出しで成功するような障害）において直ちに記
憶容量を減少させるため、処理装置の性能低下を来たす
ことになる。また、たとえ固定的な障害においても、そ
の障害個所をアクセスする回数は他の多くの正常な個所
をアクセスする回数に比し、はるかに少ないことから直
ちに障害個所を使用禁止にすることは望ましくない。こ
の発明の目的とするところは、上記の如き問題点を除去
するものであり、間欠的障害による記憶容量の減少を防
止し、固定的障害にあっては直ちに障害個所を使用禁止
にすることを止め、障害個所に比しアクセス回数の多い
正常な個所のアクセスを認めることにより記憶容量の減
少を時間的に引き延ばして性能低下の防止に寄与する機
能を有する情報処理装置を提供することにある。
しかして、本発明の特徴とするところは、障害個所を含
む一つのロー内の他の有効な領域をも直ちに使用禁止に
することによる演算処理能力の低下を出来るかぎり防止
するため、バッファ記憶装置とバッファアドレスアレイ
内を分割した複数のローに対応して設けた議出し誤り回
数を数えるカウンタがあらかじめ定める値に達したとき
はじめて障害個所を含む領域である該当ローを使用禁止
にするものである。図は本発明の一実施例である情報処
理装置のバッファ記憶装置の動作原理を示す説明図であ
る。
む一つのロー内の他の有効な領域をも直ちに使用禁止に
することによる演算処理能力の低下を出来るかぎり防止
するため、バッファ記憶装置とバッファアドレスアレイ
内を分割した複数のローに対応して設けた議出し誤り回
数を数えるカウンタがあらかじめ定める値に達したとき
はじめて障害個所を含む領域である該当ローを使用禁止
にするものである。図は本発明の一実施例である情報処
理装置のバッファ記憶装置の動作原理を示す説明図であ
る。
バツフアアドレスレジスタ１はそのブロックアドレス部
の出力をバッファアドレスアレイ１１の前段にあるゲー
ト回路６及び一致検出回路７と接続している。又カラム
アドレス部の出力とカラム選択回路４と接続している。
カラム選択回路４の出力は、バッファアドレスアレイ１
１及びバッファ記憶装置１２と接続している。書込みデ
ータレジスタ２の出力はバッファ記憶装置１２の前段に
あるゲート回路６と接続している。バッファアドレスア
レイ１１の講出し出力は一致検出回路７及び８の謙出し
誤り検出回路‘１｝と接続している。バッファ記憶装置
１２の謙出し出力は議出しデータレジスタ３の前段にあ
るゲート回路６に接続している。一致検出回路７はバッ
ファアドレスレジスタ１のブ。
の出力をバッファアドレスアレイ１１の前段にあるゲー
ト回路６及び一致検出回路７と接続している。又カラム
アドレス部の出力とカラム選択回路４と接続している。
カラム選択回路４の出力は、バッファアドレスアレイ１
１及びバッファ記憶装置１２と接続している。書込みデ
ータレジスタ２の出力はバッファ記憶装置１２の前段に
あるゲート回路６と接続している。バッファアドレスア
レイ１１の講出し出力は一致検出回路７及び８の謙出し
誤り検出回路‘１｝と接続している。バッファ記憶装置
１２の謙出し出力は議出しデータレジスタ３の前段にあ
るゲート回路６に接続している。一致検出回路７はバッ
ファアドレスレジスタ１のブ。
ックアドレス情報とバッファアドレスアレイ１１からの
謙出しデータと一致検出を行い一致検出信号出力を読出
しデータレジスタ前段のゲート回路６と９の読出し誤り
検出回路■の後段にあるゲート回路６に送出している。
８の議出し誤り検出回路【１）はバッファアドレスアレ
イ１１の議出し出力とし、出力を９の読出し誤り検出回
路｛２’の後段のゲート回路出力とともにカウンタ１０
１こ送出している。
謙出しデータと一致検出を行い一致検出信号出力を読出
しデータレジスタ前段のゲート回路６と９の読出し誤り
検出回路■の後段にあるゲート回路６に送出している。
８の議出し誤り検出回路【１）はバッファアドレスアレ
イ１１の議出し出力とし、出力を９の読出し誤り検出回
路｛２’の後段のゲート回路出力とともにカウンタ１０
１こ送出している。
カウン夕１０は定めた値に達するとその出力を、書込み
用ロー選択回路５に送出する。書込み用ロー選択回路５
は定めたアルゴリズムによる書込みのロー選択の他に、
カウンタ１０の出力信号を受けたローに対して強制的に
ロー選択を阻止する機能を持ちその出力をバッファアド
レスアレイ１１とバッファ記憶装置１２の夫々の前段ゲ
ート６に送出する。バッファ記憶装置１２の議出し出力
は一致検出回路７で一致したローに対応するデータが９
の議出し誤り検出回路■で検査され誤りを検出するとロ
ーに対応するカウンター０をセットする。
用ロー選択回路５に送出する。書込み用ロー選択回路５
は定めたアルゴリズムによる書込みのロー選択の他に、
カウンタ１０の出力信号を受けたローに対して強制的に
ロー選択を阻止する機能を持ちその出力をバッファアド
レスアレイ１１とバッファ記憶装置１２の夫々の前段ゲ
ート６に送出する。バッファ記憶装置１２の議出し出力
は一致検出回路７で一致したローに対応するデータが９
の議出し誤り検出回路■で検査され誤りを検出するとロ
ーに対応するカウンター０をセットする。
バッファアドレスアレイ１１の議出し出力は８の議出し
誤り検出回路【１｝で検出され誤りを検出するとローに
対応するカウンタ１０をセットする。あらかじめ定めた
値に達したカウンター０はその出力を書込み用ロー選択
回路５に送る。書込み用ロー選択回路５は以後強制的に
、カウンタ出力を受けたローに対して使用を禁止すべく
バッファアドレスアレイ及びバッファ記憶装置の夫々の
前段ゲート６を閉じ該当ローへの書込みを禁止する。以
上述べた如き構成であるから本発明にあたっては、次の
如き効果を得ることができる。
誤り検出回路【１｝で検出され誤りを検出するとローに
対応するカウンタ１０をセットする。あらかじめ定めた
値に達したカウンター０はその出力を書込み用ロー選択
回路５に送る。書込み用ロー選択回路５は以後強制的に
、カウンタ出力を受けたローに対して使用を禁止すべく
バッファアドレスアレイ及びバッファ記憶装置の夫々の
前段ゲート６を閉じ該当ローへの書込みを禁止する。以
上述べた如き構成であるから本発明にあたっては、次の
如き効果を得ることができる。
｛１’ 間欠的障害によって生ずる意図しないバッファ
記憶装置の記憶容量の減少を防止できる。
記憶装置の記憶容量の減少を防止できる。
■ 固定的障害にあっては、直ちに障害個所を含む領域
を使用禁止にすることを止め、障害個所に比しアクセス
回数の多い正常な個所のアクセスを許すことにより記憶
容量の減少を時間的に引き延ばして性能低下を防止でき
る。
を使用禁止にすることを止め、障害個所に比しアクセス
回数の多い正常な個所のアクセスを許すことにより記憶
容量の減少を時間的に引き延ばして性能低下を防止でき
る。
図面は、本発明の一実施例である情報処理装置のバッフ
ァ記憶装置のブロック図である。 １・・・・・・バッファアドレスレジス夕、２・・・…
書込みデータレジスタ、３……議出しデータレジスタ、
４・・・・・・カラム選択回路、５・・・・・・書込み
用ロー選択回路、６・・・・・・ゲート回路、７・・・
・・・一致検出回路、８・・・・・・議出し誤り検出回
路‘１’、９・・・・・・読出し誤り検出回路【２ー、
１０…・・・カゥソタ、１１．．・．．・バッファアド
レスアレイ、１２・・・・・・バッファ記憶装置。
ァ記憶装置のブロック図である。 １・・・・・・バッファアドレスレジス夕、２・・・…
書込みデータレジスタ、３……議出しデータレジスタ、
４・・・・・・カラム選択回路、５・・・・・・書込み
用ロー選択回路、６・・・・・・ゲート回路、７・・・
・・・一致検出回路、８・・・・・・議出し誤り検出回
路‘１’、９・・・・・・読出し誤り検出回路【２ー、
１０…・・・カゥソタ、１１．．・．．・バッファアド
レスアレイ、１２・・・・・・バッファ記憶装置。
Claims (1)
- １ バツフア記憶装置を有する情報処理装置において、
バツフア記憶装置及びバツフアアレイ内を分割した複数
のローに対応して設けた読出し誤り回数を数えるカウン
タと、カウンタがあらかじめ定める任意のカウント値に
達たとき、バツフア記憶装置とバツフアアドレスアレイ
内の該当するローを記憶装置としてその後の使用を禁止
する回路を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53002803A JPS609300B2 (ja) | 1978-01-17 | 1978-01-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53002803A JPS609300B2 (ja) | 1978-01-17 | 1978-01-17 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5496331A JPS5496331A (en) | 1979-07-30 |
| JPS609300B2 true JPS609300B2 (ja) | 1985-03-09 |
Family
ID=11539527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53002803A Expired JPS609300B2 (ja) | 1978-01-17 | 1978-01-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609300B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207098A (ja) * | 1983-05-10 | 1984-11-24 | Nec Corp | 情報処理装置 |
| WO2007097027A1 (ja) | 2006-02-27 | 2007-08-30 | Fujitsu Limited | 縮退制御装置および縮退制御プログラム |
-
1978
- 1978-01-17 JP JP53002803A patent/JPS609300B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5496331A (en) | 1979-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659678A (en) | Fault tolerant memory | |
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| US5513344A (en) | Method of testing cache memories used for an information processing apparatus | |
| EP0837392A1 (en) | A memory device with an error correction function | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| JPH0594377A (ja) | パリテイ検出回路 | |
| JPS609300B2 (ja) | 情報処理装置 | |
| JPH0743677B2 (ja) | フオールト・トレラント・メモリ・システム | |
| JPS6342294B2 (ja) | ||
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| JPS59231800A (ja) | 主記憶装置への不正書込防止装置 | |
| JPH0573435A (ja) | 記憶素子監視保護装置 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JPH09293020A (ja) | インターフェース回路 | |
| JPS6161419B2 (ja) | ||
| JP2640139B2 (ja) | メモリカード | |
| SU1083234A1 (ru) | Устройство дл тестового контрол пам ти | |
| JPH04289558A (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH0666054B2 (ja) | エラー訂正方式の情報処理装置 | |
| JPH01288947A (ja) | バッファメモリ障害処理方式 | |
| SU1100640A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU590833A1 (ru) | Оперативное запоминающее устройство с защитной информации | |
| JPS61208150A (ja) | 障害デ−タ収集装置 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPS61216059A (ja) | 記憶デ−タ保護方式 |