JPS6089932A - 半導体基体の処理方法 - Google Patents
半導体基体の処理方法Info
- Publication number
- JPS6089932A JPS6089932A JP58197244A JP19724483A JPS6089932A JP S6089932 A JPS6089932 A JP S6089932A JP 58197244 A JP58197244 A JP 58197244A JP 19724483 A JP19724483 A JP 19724483A JP S6089932 A JPS6089932 A JP S6089932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- semiconductor substrate
- layer
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000003672 processing method Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000011241 protective layer Substances 0.000 claims abstract description 4
- 238000005247 gettering Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 15
- 239000011574 phosphorus Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 3
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000002355 dual-layer Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000011282 treatment Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はシリコンウェハ等の半導体基体の処理方法、特
にリン等によるゲッタリング処理法に関するものである
。
にリン等によるゲッタリング処理法に関するものである
。
背景技術とその問題点
ＣＣＤ固体撮像素子、ＭＯＳ−ＬＳＩ、バイポーラＩＣ
等のシリコンディバイスの製造工程においては、半導体
基体即ちシリコンウェハ内部の欠陥及び製造工程中に導
入される重金属汚染結晶欠陥等を低減する１」的で、ゲ
ッタリング処理をシリコンウェハの裏面に施すのが一般
的である。ゲッタリング処理としては、サンドブラスト
、イオン注入、リン拡散等のゲッタリング（Ｅｘｔｒｉ
ｎｓｉｃＧｅ ｔ ｔｅｒ）と、結晶自体の酸素析出に
ともなう結晶内部の欠陥によるゲッタリング（ＴｎｓＬ
ｒｉｎｓｌｃＧｅｔｔｅｒ）がある。いくつかあるゲッ
タリングのうち、とりわけリンゲッタリング法がその有
効性、持続性という観点から精密ディバイスでは多く使
用されている。
等のシリコンディバイスの製造工程においては、半導体
基体即ちシリコンウェハ内部の欠陥及び製造工程中に導
入される重金属汚染結晶欠陥等を低減する１」的で、ゲ
ッタリング処理をシリコンウェハの裏面に施すのが一般
的である。ゲッタリング処理としては、サンドブラスト
、イオン注入、リン拡散等のゲッタリング（Ｅｘｔｒｉ
ｎｓｉｃＧｅ ｔ ｔｅｒ）と、結晶自体の酸素析出に
ともなう結晶内部の欠陥によるゲッタリング（ＴｎｓＬ
ｒｉｎｓｌｃＧｅｔｔｅｒ）がある。いくつかあるゲッ
タリングのうち、とりわけリンゲッタリング法がその有
効性、持続性という観点から精密ディバイスでは多く使
用されている。
第１図ば、ＣＣＤ固体撮像素子に用いられ′ζいる従来
のリンゲッタリング処理方法の一例である。
のリンゲッタリング処理方法の一例である。
まず、第１図Ａのように例えば（１００）而のＰ形シリ
コンウェハ（１１の表面にリン拡散時の保護ｌＩ襲とな
る厚さ １．０μｍ程度のＳ ｉ（ｈ膜（２）を堆積す
る。ごの５ｉ（ｈ膜は熱酸化膜（１１００℃、１８００
人）とＣＶＤ酸化膜（４２０℃、８０００人）の２１輔
構造である。次に、ｆｆ１１図Ｂに示すようにシリコン
ウェハ（１）の裏面にリンを拡散してリン拡散ＩＮ （
３１を形成する。この拡散工程は例えば１１００℃、６
０分のリン拡散を行い、表面濃度が１×団２１ ｃｍ−
Ｊ以１−になる、Ｆうになされる。次に、第１図Ｃに丞
ずようにリンのウェハ表面への外部拡散を防１１−する
為に、保護膜となるＳ＋３Ｎ４膜＜１￥す６００Ａ程度
） （４Ｒ：純粋ｆ、ｒ多結晶シリＪ」ン１１３ｉ！（
厚さ２５００人程度１（５）をＩｌｆ積する。この２つ
の保護１模（４１及び（５）は例えばいわゆる減圧ＣＶ
Ｄ法を用いると両面に堆積させることができる。次に、
第１図りに示すようにシリコンウェハ（１）の表面に堆
積した保護膜（２１，＋４１及び（５）をエツチング除
去してシリコン表面（１ａ）を露呈する。
コンウェハ（１１の表面にリン拡散時の保護ｌＩ襲とな
る厚さ １．０μｍ程度のＳ ｉ（ｈ膜（２）を堆積す
る。ごの５ｉ（ｈ膜は熱酸化膜（１１００℃、１８００
人）とＣＶＤ酸化膜（４２０℃、８０００人）の２１輔
構造である。次に、ｆｆ１１図Ｂに示すようにシリコン
ウェハ（１）の裏面にリンを拡散してリン拡散ＩＮ （
３１を形成する。この拡散工程は例えば１１００℃、６
０分のリン拡散を行い、表面濃度が１×団２１ ｃｍ−
Ｊ以１−になる、Ｆうになされる。次に、第１図Ｃに丞
ずようにリンのウェハ表面への外部拡散を防１１−する
為に、保護膜となるＳ＋３Ｎ４膜＜１￥す６００Ａ程度
） （４Ｒ：純粋ｆ、ｒ多結晶シリＪ」ン１１３ｉ！（
厚さ２５００人程度１（５）をＩｌｆ積する。この２つ
の保護１模（４１及び（５）は例えばいわゆる減圧ＣＶ
Ｄ法を用いると両面に堆積させることができる。次に、
第１図りに示すようにシリコンウェハ（１）の表面に堆
積した保護膜（２１，＋４１及び（５）をエツチング除
去してシリコン表面（１ａ）を露呈する。
しかし、この半導体基体の処理方法では組の先で突いた
ような小穴即ちピンポールを完全に無くずことができな
い欠点があった。また、保護膜に５１３Ｎ ４膜（４）
を使用しているため、加熱工程中にシ１７ ：ｊンウエ
ハ基扱（１１との間で熱応力が発生し、特に、１１００
°Ｃ程度の高温プロセスが採用された場合にはスリップ
ラインが発生しゃずいという欠点があった。また、ゲッ
タリングを行う工程も複雑で単純化が望まれた。
ような小穴即ちピンポールを完全に無くずことができな
い欠点があった。また、保護膜に５１３Ｎ ４膜（４）
を使用しているため、加熱工程中にシ１７ ：ｊンウエ
ハ基扱（１１との間で熱応力が発生し、特に、１１００
°Ｃ程度の高温プロセスが採用された場合にはスリップ
ラインが発生しゃずいという欠点があった。また、ゲッ
タリングを行う工程も複雑で単純化が望まれた。
発明の目的
本発明は、子連の欠点を除去し良々ｆに半導体基体のゲ
ッタリング処理をすることができるようにすることを目
的とする。
ッタリング処理をすることができるようにすることを目
的とする。
発明の概要
本発明半導体基体の処理方法は、半導体基体の第１及び
第２の主面にそれぞれゲッタ作用のある不純物を拡散す
る工程と、少なくとも第２の十面十に少なくとも半導体
基体に接するとごろが酸化１１史で形成された保護層を
被着形成する工程と、半導体基体の第１の１−面を不純
物の拡散層が除去されるまで研階する工程とををする４
）ので、ゲッタリング処理を行なったときの熱応力によ
るスリップラインの発生がなくなると共にピンホールを
無くずごとができ、良好に半導体基体の処理が行なえる
ようにできるものである。
第２の主面にそれぞれゲッタ作用のある不純物を拡散す
る工程と、少なくとも第２の十面十に少なくとも半導体
基体に接するとごろが酸化１１史で形成された保護層を
被着形成する工程と、半導体基体の第１の１−面を不純
物の拡散層が除去されるまで研階する工程とををする４
）ので、ゲッタリング処理を行なったときの熱応力によ
るスリップラインの発生がなくなると共にピンホールを
無くずごとができ、良好に半導体基体の処理が行なえる
ようにできるものである。
実施例
以下第２図を参照し°ζ本発明の実Ｍｌｉ例につい°ζ
説明する。
説明する。
本例においては、半導体基体例えば（１００）面のＰ型
シリコンウェハ（６）を用意する。この場合、シリコン
ウェハ（６）ばラップし、ケミカルコニ・ンチング仕−
１−げのウェハを用いる。これは、片面鏡面仙磨した通
常のウェハを用いてもよいが、ｉｌ＋度鏡而研面するこ
とになるので、両面ゲミカルエソチングイート］−げの
方がコスト的に有利なためである。また、このシリコン
ウェハ（６）の厚さは鏡面仙磨分だけ厚くしておく必要
がある。
シリコンウェハ（６）を用意する。この場合、シリコン
ウェハ（６）ばラップし、ケミカルコニ・ンチング仕−
１−げのウェハを用いる。これは、片面鏡面仙磨した通
常のウェハを用いてもよいが、ｉｌ＋度鏡而研面するこ
とになるので、両面ゲミカルエソチングイート］−げの
方がコスト的に有利なためである。また、このシリコン
ウェハ（６）の厚さは鏡面仙磨分だけ厚くしておく必要
がある。
次に、第２図Ｂのようにこのシリコンウェハ（６）の第
１の主面（６ａ）及び第２の主面（６ｂ）にリンを拡散
し、厚さ２〜３μｍのＮ十拡散層（７）を形成する。こ
のとき、外表面は反応してリン珪酸ガラスＭ（８）が形
成されるがこのリン珪酸ガラス層（８）をケミカルエツ
チングで除去する。次に、第２図Ｃのように第１及び第
２の主面」−に減圧ＣＶＤ法によってＳ ｉ０２股（９
）を例えば厚さ２０００人１１１１積する。ごごで、５
ｉ０２１１央（９）は、熱酸化膜として形成することも
可能であるが、より低温（８００℃）で堆積でき、しか
も５ｉＴｏ膜中にリンが混入しない減圧ＣＶＤ法が最適
である。また、密圧ＣＶ Ｄ法によることも可能である
。また、ごのＳ ｉ０２膜の厚さは１０００〜：３０
（ｌ ０人の範囲の厚さであっ“Ｃもよい。
１の主面（６ａ）及び第２の主面（６ｂ）にリンを拡散
し、厚さ２〜３μｍのＮ十拡散層（７）を形成する。こ
のとき、外表面は反応してリン珪酸ガラスＭ（８）が形
成されるがこのリン珪酸ガラス層（８）をケミカルエツ
チングで除去する。次に、第２図Ｃのように第１及び第
２の主面」−に減圧ＣＶＤ法によってＳ ｉ０２股（９
）を例えば厚さ２０００人１１１１積する。ごごで、５
ｉ０２１１央（９）は、熱酸化膜として形成することも
可能であるが、より低温（８００℃）で堆積でき、しか
も５ｉＴｏ膜中にリンが混入しない減圧ＣＶＤ法が最適
である。また、密圧ＣＶ Ｄ法によることも可能である
。また、ごのＳ ｉ０２膜の厚さは１０００〜：３０
（ｌ ０人の範囲の厚さであっ“Ｃもよい。
次に、減圧ＣＶＤ法によって多結晶シリコン膜（１０）
を例えば厚さ７５００人堆積する。この多結晶シリコン
膜（１０）の厚さは、３０００〜１１０００人の範囲の
厚さであっζもよい。
を例えば厚さ７５００人堆積する。この多結晶シリコン
膜（１０）の厚さは、３０００〜１１０００人の範囲の
厚さであっζもよい。
次に、第２図Ｅのように、シリコンウェハ（６）の片面
を鏡面研磨してリン拡散層（７）を十分除去する。
を鏡面研磨してリン拡散層（７）を十分除去する。
このような工程を経て、シリコンウェハ（６）の内部欠
陥及び！ｌＩ造工程中に導入される重金属汚染、結晶欠
陥等を低減するためのゲッタリング処理がシリコンウェ
ハ（６）の裏面に施される。
陥及び！ｌＩ造工程中に導入される重金属汚染、結晶欠
陥等を低減するためのゲッタリング処理がシリコンウェ
ハ（６）の裏面に施される。
以」−述べたように、本実施例に依れば、Ｓ ｊ（ｈ膜
（９）と多結晶シリコンθ０）との２層構造としたので
、高温処理の工程が採用されても熱応力によるスリップ
ラインの発生がなくなる利益がある。また、Ｓ ｉｃｈ
映（９１と多結晶シリコン００）との２１脅構造とし
たので、リンのゲッタ層からのしみ川しがない。ちなみ
に、１１００℃で４２時間Ｎ２ガス雰囲気中で熱処理し
たあとでもリンの拡散層はシリコンウェハ（６）内部に
向って１５ｐｍになっているものの多結晶シリニ１ン０
ωの表面（１０ａ）へのリンのＵ２み出しは全くなく、
リンの拡散層についての裏面カバー効果４）完全なもの
である。また、従来の如くリン拡散時の保護膜となるＳ
ｉ０２膜（２）をｉｆ積する工程がないのでゲッタリ
ング処理の工程が簡素化される利益もある。
（９）と多結晶シリコンθ０）との２層構造としたので
、高温処理の工程が採用されても熱応力によるスリップ
ラインの発生がなくなる利益がある。また、Ｓ ｉｃｈ
映（９１と多結晶シリコン００）との２１脅構造とし
たので、リンのゲッタ層からのしみ川しがない。ちなみ
に、１１００℃で４２時間Ｎ２ガス雰囲気中で熱処理し
たあとでもリンの拡散層はシリコンウェハ（６）内部に
向って１５ｐｍになっているものの多結晶シリニ１ン０
ωの表面（１０ａ）へのリンのＵ２み出しは全くなく、
リンの拡散層についての裏面カバー効果４）完全なもの
である。また、従来の如くリン拡散時の保護膜となるＳ
ｉ０２膜（２）をｉｆ積する工程がないのでゲッタリ
ング処理の工程が簡素化される利益もある。
なお、本発明は圭述実施例に限らず本発明の要旨をＡ脱
することなくその他種々の構成が取り得ることば勿論で
ある。
することなくその他種々の構成が取り得ることば勿論で
ある。
発明の効果
本発明半導体基体の処理力法に依れば、半導体基体の第
２の主面−ヒに少なくとも半導体基体に接゛・１−ると
ころが５ｉＯＪ＊で形成された保護層を被着形成するよ
うにしたので、Ｉ口ｉ温処理の工程が採用されても熱応
力によるスリップラインの発生がなくなると共にピンポ
ールを無くずことができる利益かある。また、ケソタリ
ング処理工程も簡素化できる利益もある。
２の主面−ヒに少なくとも半導体基体に接゛・１−ると
ころが５ｉＯＪ＊で形成された保護層を被着形成するよ
うにしたので、Ｉ口ｉ温処理の工程が採用されても熱応
力によるスリップラインの発生がなくなると共にピンポ
ールを無くずことができる利益かある。また、ケソタリ
ング処理工程も簡素化できる利益もある。
第１図は従来の半導体基体の処理方法の例を示ずｌｌｉ
向図、第２図は本発明半導体基体の処理方法の一実施例
を示す断面し１である。 （６）はシリコンウェハ、（７）は拡＋ｌ＆層、（８）
はリン珪酸ガラス層、（９）はＳ ｉ０２膜、（１０１
は多結晶シリごノン膜である。 第２図
向図、第２図は本発明半導体基体の処理方法の一実施例
を示す断面し１である。 （６）はシリコンウェハ、（７）は拡＋ｌ＆層、（８）
はリン珪酸ガラス層、（９）はＳ ｉ０２膜、（１０１
は多結晶シリごノン膜である。 第２図
Claims (1)
- 半導体基体の第１及び第２の主面にそれぞれゲッタ作用
のある不純物を拡散する工程と、少なくとも前記第２の
主面上に少なくとも前記半導体基体に接するところがＳ
ｉＯ＊１Ｐｔｌで形成された保護層を被着形成する工程
と、前記基体の第１主ｒｌＩｉを前記不純物の拡散層が
除去されるまで研磨する工程とを有することを特徴とす
る半導体基体の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197244A JPS6089932A (ja) | 1983-10-21 | 1983-10-21 | 半導体基体の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197244A JPS6089932A (ja) | 1983-10-21 | 1983-10-21 | 半導体基体の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089932A true JPS6089932A (ja) | 1985-05-20 |
Family
ID=16371242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197244A Pending JPS6089932A (ja) | 1983-10-21 | 1983-10-21 | 半導体基体の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
-
1983
- 1983-10-21 JP JP58197244A patent/JPS6089932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| JP3170445B2 (ja) | 太陽電池素子の形成方法 | |
| JPH06104268A (ja) | ゲッタリング効果を持たせた半導体基板およびその製造方法 | |
| JPS6089932A (ja) | 半導体基体の処理方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JP2002100596A (ja) | シリコンウェーハのエッジ部保護方法 | |
| JPS6234152B2 (ja) | ||
| JPH04162630A (ja) | 半導体基板 | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS5927529A (ja) | 半導体装置用ウエフアの製造方法 | |
| JPH0673350B2 (ja) | 半導体装置の製造方法 | |
| JPS63108729A (ja) | 半導体ウエ−フア | |
| JPH08306699A (ja) | 半導体装置の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPH08213578A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JPH04127437A (ja) | 半導体基板 | |
| JPS60171722A (ja) | 半導体素子の製造方法 | |
| JPS61120428A (ja) | シリコン基板の処理方法 | |
| JPS628018B2 (ja) |