JPS6083442A - 速度変換回路 - Google Patents
速度変換回路Info
- Publication number
- JPS6083442A JPS6083442A JP19147683A JP19147683A JPS6083442A JP S6083442 A JPS6083442 A JP S6083442A JP 19147683 A JP19147683 A JP 19147683A JP 19147683 A JP19147683 A JP 19147683A JP S6083442 A JPS6083442 A JP S6083442A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- data
- clock
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は速度変換回路に係シ、特にデジタル多重変換装
置における時分割多重及び分離を行う速度変換回路に関
する。
置における時分割多重及び分離を行う速度変換回路に関
する。
従来のこの種の速度変換回路は、第１図に示すように、
第１の人力クロックＣによシ、人力データａのシリアル
データをパラレルデータに変換する為のシフトレジスタ
回路１と、第１の人力クロックＣを分周して得られる第
１の長い周期のクロックｄで前記パラレルデータを一時
記憶する第１のレジスタ回路２と、第２の人力クロック
を分周して得られる第２の長い周期のクロックｅで第１
のレジスタ回路２の出力データを一時記憶する第２のレ
ジスタ回路３と、第２０入カクロツク４によって、第２
のレジスタ回路３からのパラレルデータをシリアルデー
タに変換して出力データｂを得るマルチプレクサ４回路
によシ構成されている。
第１の人力クロックＣによシ、人力データａのシリアル
データをパラレルデータに変換する為のシフトレジスタ
回路１と、第１の人力クロックＣを分周して得られる第
１の長い周期のクロックｄで前記パラレルデータを一時
記憶する第１のレジスタ回路２と、第２の人力クロック
を分周して得られる第２の長い周期のクロックｅで第１
のレジスタ回路２の出力データを一時記憶する第２のレ
ジスタ回路３と、第２０入カクロツク４によって、第２
のレジスタ回路３からのパラレルデータをシリアルデー
タに変換して出力データｂを得るマルチプレクサ４回路
によシ構成されている。
ここで、シフトレジスタ回路１は、Ｄ型フリップフロッ
プからなシ、入力データａを第１の人力クロックＣによ
り、シフトして行き、シリアルなデータをパラレルに変
換している。第１のレジスタ回路２は、第１の人力クロ
ックＣを分周して得られた長い周期のクロックｄでシフ
トレジスタ回路１の出力を一時記憶する。第２のレジス
タ回路３は、第２の入力クロックを分周して得られた長
い周期のクロックｅで第１のレジスタ回路２の出力を一
時記憶する。
プからなシ、入力データａを第１の人力クロックＣによ
り、シフトして行き、シリアルなデータをパラレルに変
換している。第１のレジスタ回路２は、第１の人力クロ
ックＣを分周して得られた長い周期のクロックｄでシフ
トレジスタ回路１の出力を一時記憶する。第２のレジス
タ回路３は、第２の入力クロックを分周して得られた長
い周期のクロックｅで第１のレジスタ回路２の出力を一
時記憶する。
また、マルチプレクサ回路４は、第２のレジスタ回路３
で一時記憶しているデータを第２の人力クロックｆでパ
ラレルなデータをシリアルな出力データｂに変換する。
で一時記憶しているデータを第２の人力クロックｆでパ
ラレルなデータをシリアルな出力データｂに変換する。
しかしながら、前記の回路素子のうち、シフトレジスタ
回路１と第１、第２のレジスタ回路２゜３は記憶する情
報Ｎ（ピット数）に比例するフリップフロップ数を必要
とする。今、一度に処理するデータの量がｎ個である場
合は、３ｎ個のフリップフロップを必要とし、回路全体
として構成が複雑となる等の欠点がある。
回路１と第１、第２のレジスタ回路２゜３は記憶する情
報Ｎ（ピット数）に比例するフリップフロップ数を必要
とする。今、一度に処理するデータの量がｎ個である場
合は、３ｎ個のフリップフロップを必要とし、回路全体
として構成が複雑となる等の欠点がある。
本発明の目的は、このような問題点を改善し、前記フリ
ップフロップの数を少なくした速度変換回路を提供する
ことにある。
ップフロップの数を少なくした速度変換回路を提供する
ことにある。
本発明は、第１、第３の人力クロックによって人力デー
タをシフトする第１のシフトレジスタ回路と、第２の人
力クロックと前記第３の人力クロックによって前記第１
のシフトレジスタ回路の出力データをシフトする第２の
シフトレジスタ回路と、前記第１、第２のシフトレジス
タ回路に前記第１、第２、第３の人力クロックを選択供
給する為のセレクト回路とを備えていることを特徴とす
る速度変換回路にある。
タをシフトする第１のシフトレジスタ回路と、第２の人
力クロックと前記第３の人力クロックによって前記第１
のシフトレジスタ回路の出力データをシフトする第２の
シフトレジスタ回路と、前記第１、第２のシフトレジス
タ回路に前記第１、第２、第３の人力クロックを選択供
給する為のセレクト回路とを備えていることを特徴とす
る速度変換回路にある。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第２図は本発明の実施例の速度変換回路を示した回路図
である。
である。
同図において、本実施例の速度変換回路は、Ｄ型フリッ
プフロッグからなる第１のシフトレジスタ回路５と、Ｄ
ｍフリップフロップからなる第２のシフトレジスタ回路
６と、セレクト回路７とを備えている。
プフロッグからなる第１のシフトレジスタ回路５と、Ｄ
ｍフリップフロップからなる第２のシフトレジスタ回路
６と、セレクト回路７とを備えている。
ここで、人力データａは、第１の人力クロックｇによシ
、第１のシフトレジスタ回路５に収められる。この時、
セレクト回路７のセレクト人力ｊは、セレクト回路７の
五人力を選択している。
、第１のシフトレジスタ回路５に収められる。この時、
セレクト回路７のセレクト人力ｊは、セレクト回路７の
五人力を選択している。
今、所定の人力データを第１のシフトレジスタ回路５に
収め終えると同時に、セレクト人力ｊｔ−切シ換えて、
セレクト回路７のＢ入力を選択し、第１のシフトレジス
タ回路５と第２のシフトレジスタ回路６には第３の人力
クロックｉが加えられ、これによシ第１のシフトレジス
タ回路５に収められていたデータが第２のシフトレジス
タ回路６に送られて、第２のシフトレジスタ回路６に収
められる。ぞして第１のシフトレジスタ回路５から第２
のシフトレジスタ回路６に所定のデータが送られるると
、セレクト人力ｊはまたもとの状態に戻り、Ｊ（人力を
選択し、第２のシフトレジスタ回路に収められているデ
ータは、第２のクロックｈによシシフ）・され、さらに
−フリップフロップで打ち直されて、出力データｂとし
て外部に送出する。
収め終えると同時に、セレクト人力ｊｔ−切シ換えて、
セレクト回路７のＢ入力を選択し、第１のシフトレジス
タ回路５と第２のシフトレジスタ回路６には第３の人力
クロックｉが加えられ、これによシ第１のシフトレジス
タ回路５に収められていたデータが第２のシフトレジス
タ回路６に送られて、第２のシフトレジスタ回路６に収
められる。ぞして第１のシフトレジスタ回路５から第２
のシフトレジスタ回路６に所定のデータが送られるると
、セレクト人力ｊはまたもとの状態に戻り、Ｊ（人力を
選択し、第２のシフトレジスタ回路に収められているデ
ータは、第２のクロックｈによシシフ）・され、さらに
−フリップフロップで打ち直されて、出力データｂとし
て外部に送出する。
今、一般に処理するデータの量がｎ個である場合は、第
１、第２のシフトレジスタ回路５，６で２ｎ個のフリッ
プフロップが必要であるから従来のものフリップフロッ
プになることがわかる。
１、第２のシフトレジスタ回路５，６で２ｎ個のフリッ
プフロップが必要であるから従来のものフリップフロッ
プになることがわかる。
本発明によれば、以上説明したように、フリップフロッ
プの数が−で済む等の効果が得られる。
プの数が−で済む等の効果が得られる。
第１図は従来の速度変換回路を示す回路図、第２図は本
発明の一実施例の速度変換回路を示す回路図である。 同図において、１・・・・・・シフトレジスタ回路、２
・・・・・・第１のレジスタ回路、３・・・・・・第２
のレジスタ回路、４・・・・・・マルチプレクサ回路、
訃・・・・・第１のシフトレジスタ回路、６・・・・・
・第２のシフトレジスタ回路、７・・・・・・セレクト
回路、ａ・・・・・・人力データ、ｂ・・・・・・出力
データ、Ｃ・・・・・・第１の人力クロック、ｄ・・・
・・・第１のクロックを分周して得た長い周期のクロッ
ク、ｅ・・・・・・第２のクロックを分周して得たｉ・
−・・・・第３（ｆ）入力クロック、ｊ・・・・・・セ
レクタ回路のセレクト人力。
発明の一実施例の速度変換回路を示す回路図である。 同図において、１・・・・・・シフトレジスタ回路、２
・・・・・・第１のレジスタ回路、３・・・・・・第２
のレジスタ回路、４・・・・・・マルチプレクサ回路、
訃・・・・・第１のシフトレジスタ回路、６・・・・・
・第２のシフトレジスタ回路、７・・・・・・セレクト
回路、ａ・・・・・・人力データ、ｂ・・・・・・出力
データ、Ｃ・・・・・・第１の人力クロック、ｄ・・・
・・・第１のクロックを分周して得た長い周期のクロッ
ク、ｅ・・・・・・第２のクロックを分周して得たｉ・
−・・・・第３（ｆ）入力クロック、ｊ・・・・・・セ
レクタ回路のセレクト人力。
Claims (1)
- 第１、第３の人力クロックによって人力データをシフト
する第１のシフトレジスタ回路と、第２の入力クロック
と前記第３の人力クロックによって前記第１のシフトレ
ジスタ回路の出力データをシフトする第２のシフトレジ
スタ回路と、前記第１、第２のシフトレジスタ回路に前
記第１、第２、第３の入力クロックを選択供給する為の
セレクト回路とを備えたことを特徴とする速度変換回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19147683A JPS6083442A (ja) | 1983-10-13 | 1983-10-13 | 速度変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19147683A JPS6083442A (ja) | 1983-10-13 | 1983-10-13 | 速度変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083442A true JPS6083442A (ja) | 1985-05-11 |
Family
ID=16275285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19147683A Pending JPS6083442A (ja) | 1983-10-13 | 1983-10-13 | 速度変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083442A (ja) |
-
1983
- 1983-10-13 JP JP19147683A patent/JPS6083442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128673A (en) | Signal generator for generating a delayed clock signal | |
| JP2510490B2 (ja) | デイジタル変調器 | |
| JPS6083442A (ja) | 速度変換回路 | |
| JPS59211135A (ja) | 速度変換回路 | |
| JPH0998069A (ja) | Ｆｉｒ型ディジタルフィルタ | |
| JP2536135B2 (ja) | シリアル／パラレル変換回路 | |
| JP2655509B2 (ja) | シリアル／パラレル変換回路 | |
| JP2794950B2 (ja) | 積分回路 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JP2003029691A (ja) | 画素数変換装置 | |
| JPH10322164A (ja) | ディジタルフィルタ | |
| JPH0832409A (ja) | デジタルｆｉｒフィルタ回路 | |
| JP3327732B2 (ja) | 並列直列変換回路 | |
| JPS5972818A (ja) | トランスバ−サルフイルタ | |
| JPH04266151A (ja) | 信号処理用集積回路 | |
| JPS6179308A (ja) | 正弦波合成信号発生回路 | |
| JPH0459805B2 (ja) | ||
| JPS63215232A (ja) | デイジタル多重変換装置 | |
| JPH04157831A (ja) | 重畳信号挿入回路 | |
| JPH05292052A (ja) | ビット多重／バイト多重変換回路 | |
| JPS61171210A (ja) | 遅延回路 | |
| JPH0683166B2 (ja) | マルチプレクサ・デマルチプレクサ兼用回路 | |
| JPS6472640A (en) | Digital data smoothing circuit | |
| JPS59172849A (ja) | 多重化回路 | |
| JPH06132780A (ja) | デジタル信号の周波数変換方法、及び変換回路 |