JPS6083353A - チツプキヤリア基板 - Google Patents
チツプキヤリア基板Info
- Publication number
- JPS6083353A JPS6083353A JP19094283A JP19094283A JPS6083353A JP S6083353 A JPS6083353 A JP S6083353A JP 19094283 A JP19094283 A JP 19094283A JP 19094283 A JP19094283 A JP 19094283A JP S6083353 A JPS6083353 A JP S6083353A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- holes
- substrate
- glass epoxy
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はＩ’Ｃ素子を搭載するチンプキャリアを得るた
めのチップキャリア基板に関するものである０ 〔従来技術〕 第１図は従来のチンプキャリアの外（ｔａＡ’ｉｃ示す
斜視図、第２図はその断面図で、図において１はペース
、２は中枠、３は外枠であり、前記ベース１０表面中央
部に図示しないＩＣ素子を搭載するためのアース用のパ
ターン５を厚膜印刷により形成すると共に、側面から裏
面にかけて複数のパターン５を同じく厚膜印刷により形
成し、また前記中枠２にはＩＣ素子とワイヤボンディン
グにより接続される複数のパターン６を表面から側面に
かけて形成して、その後ペース１上に中枠２を低融点ガ
ラスでｊχ着し、更にこの中、忰２上に前記外枠３を同
じく低融点ガラスで接着した構造となっている４、） このように従来のチンブキャリアは、ベース１と中枠２
と外枠３とを三層に積層した構造であって、信頼度が高
いという特徴を有しているが、しかしながら前述した接
着の作業は、寸法積置を出すのが非常ニ婦かしく、多大
な時間を要すると共に、ベースＩＶｃ形成されたパター
ン５と中枠２に形成さｎたパターン６とを側面でつなぎ
合わするためにパターン位置精度が必要であり、かつ全
体が三層構造であるため、時代の要望である小形化が困
難で、しかも非常に高価格となる欠点があった０ 〔発明の目的〕 本発明は上述した従来技術の欠点全解決するためになさ
れたもので、１枚の大形のガラスエポキ、シ基板を用い
てチップキャリアを多重数りすることにより、製造が容
易でかつ小形のチップキャリアが得られると共に、チッ
プキャリアの低価格化を計ることができるチップキャリ
ア基板を実現することを目的とするものである。
めのチップキャリア基板に関するものである０ 〔従来技術〕 第１図は従来のチンプキャリアの外（ｔａＡ’ｉｃ示す
斜視図、第２図はその断面図で、図において１はペース
、２は中枠、３は外枠であり、前記ベース１０表面中央
部に図示しないＩＣ素子を搭載するためのアース用のパ
ターン５を厚膜印刷により形成すると共に、側面から裏
面にかけて複数のパターン５を同じく厚膜印刷により形
成し、また前記中枠２にはＩＣ素子とワイヤボンディン
グにより接続される複数のパターン６を表面から側面に
かけて形成して、その後ペース１上に中枠２を低融点ガ
ラスでｊχ着し、更にこの中、忰２上に前記外枠３を同
じく低融点ガラスで接着した構造となっている４、） このように従来のチンブキャリアは、ベース１と中枠２
と外枠３とを三層に積層した構造であって、信頼度が高
いという特徴を有しているが、しかしながら前述した接
着の作業は、寸法積置を出すのが非常ニ婦かしく、多大
な時間を要すると共に、ベースＩＶｃ形成されたパター
ン５と中枠２に形成さｎたパターン６とを側面でつなぎ
合わするためにパターン位置精度が必要であり、かつ全
体が三層構造であるため、時代の要望である小形化が困
難で、しかも非常に高価格となる欠点があった０ 〔発明の目的〕 本発明は上述した従来技術の欠点全解決するためになさ
れたもので、１枚の大形のガラスエポキ、シ基板を用い
てチップキャリアを多重数りすることにより、製造が容
易でかつ小形のチップキャリアが得られると共に、チッ
プキャリアの低価格化を計ることができるチップキャリ
ア基板を実現することを目的とするものである。
この目的を達成するため、本発明は１枚の大形のガラス
エポキシ基板に各々がチップキャリアとなるべき複数の
領域全設定して、各領域内に複数のスルホールを形成し
、かつ各領域の表面中央部にＩＣ素子搭載用パターンを
形成すると共ＶＣ、その外側の位置に前記スルホールに
接続したリードパターンと、前記ＩＣ素子搭載用パター
ン及びスルホールに接続した電源ＧＮＤ用のリードノく
ターンと全形成して、前記領域毎にガラスエポキシ基板
を切断することにより小形のチップキャリアが得らｎる
ようにしたものである。
エポキシ基板に各々がチップキャリアとなるべき複数の
領域全設定して、各領域内に複数のスルホールを形成し
、かつ各領域の表面中央部にＩＣ素子搭載用パターンを
形成すると共ＶＣ、その外側の位置に前記スルホールに
接続したリードパターンと、前記ＩＣ素子搭載用パター
ン及びスルホールに接続した電源ＧＮＤ用のリードノく
ターンと全形成して、前記領域毎にガラスエポキシ基板
を切断することにより小形のチップキャリアが得らｎる
ようにしたものである。
以下図面を参照して一実施例を説明すると、第３図は本
発明によるチップキャリア基板に弔いら几るガラスエポ
キシ基板の一部分平面図、第４図はその側面図、第５図
は本発明によるチップキャリア基板の一実施例を示す一
部分平面図、第６図は本発明により得られるチップキャ
リアの平面図、第７図はそのＡ−Ａ線断面図、第８図は
チップキャリアの裏面図である。
発明によるチップキャリア基板に弔いら几るガラスエポ
キシ基板の一部分平面図、第４図はその側面図、第５図
は本発明によるチップキャリア基板の一実施例を示す一
部分平面図、第６図は本発明により得られるチップキャ
リアの平面図、第７図はそのＡ−Ａ線断面図、第８図は
チップキャリアの裏面図である。
第３図及び第４図において、ガラスエポキシ基板γの表
面及び裏面にはＣｕ箔８が設けられており、このガラス
エポキシ基板７に各々がチップキャリアとなるべき複数
の領域を設定して、各領域内にそ扛ぞれ複数（本実施し
リでは２４個）のスルホール用の穴９をあけておく。
面及び裏面にはＣｕ箔８が設けられており、このガラス
エポキシ基板７に各々がチップキャリアとなるべき複数
の領域を設定して、各領域内にそ扛ぞれ複数（本実施し
リでは２４個）のスルホール用の穴９をあけておく。
そして、これらの各穴９ｖｃＣｕメンキを施して第５図
に示すようにスルホール１０を形成し、また前記Ｃｕ箔
８をエツチングすることにエタ各領域の表面中央部ｖｃ
位置するＩ Ｃ，素子搭載用ノくターン１１と、その外
側ＶＣａ置して各々対応するスルホール１ｏｖｃ接続、
した表面リードパターン１２と、スルホール１０及びＩ
ＣＣ素子搭載用心ターン１１に接続した電源ＧＮＤ用の
表面リード・くターン１２′、及び裏面においてスルホ
ール１０に接続さ几た躾面リードパターン＋３とをそｒ
しぞル形成してチップキャリア基板とする０ このように形成した本発明のアンプキャリア基板は、チ
ップキャリアを多部数りしたものであり、換言すると複
数のチップキャリアを一体に形成したものであり、従っ
てこのチンプギｐｆ ＩＪア基板を最初に設定した領域
毎に切断す７１．ば第６図〜第８図に示す小形のチップ
キャリアｉ：ｆ！Ｉることかできる。
に示すようにスルホール１０を形成し、また前記Ｃｕ箔
８をエツチングすることにエタ各領域の表面中央部ｖｃ
位置するＩ Ｃ，素子搭載用ノくターン１１と、その外
側ＶＣａ置して各々対応するスルホール１ｏｖｃ接続、
した表面リードパターン１２と、スルホール１０及びＩ
ＣＣ素子搭載用心ターン１１に接続した電源ＧＮＤ用の
表面リード・くターン１２′、及び裏面においてスルホ
ール１０に接続さ几た躾面リードパターン＋３とをそｒ
しぞル形成してチップキャリア基板とする０ このように形成した本発明のアンプキャリア基板は、チ
ップキャリアを多部数りしたものであり、換言すると複
数のチップキャリアを一体に形成したものであり、従っ
てこのチンプギｐｆ ＩＪア基板を最初に設定した領域
毎に切断す７１．ば第６図〜第８図に示す小形のチップ
キャリアｉ：ｆ！Ｉることかできる。
尚、前記表面リードパターン１２Ｑ、まＩＣ素子搭載用
パターン１１上に搭載さ扛る図示しないＩＣ素子にワイ
ヤボンディングによジ接続さｎｌまたＩＣ素子搭載用パ
ターン１１に、Ｉ味読された表面リードパターン１２′
により裏面にて市源ＧＮＤ全敗ることができる。
パターン１１上に搭載さ扛る図示しないＩＣ素子にワイ
ヤボンディングによジ接続さｎｌまたＩＣ素子搭載用パ
ターン１１に、Ｉ味読された表面リードパターン１２′
により裏面にて市源ＧＮＤ全敗ることができる。
以上説明したように本発明によるチップキャリア基板は
、１枚の大形のガラスエポキシ基板にスルホール加工及
びパターン形成を行って複数のテンプキャリアを一体に
形成するため、ツクターン形成のガラスマスク全作るこ
とにより容易に製造でき、かつこのチップキャリア基板
を切断することによって得られる個々のチップキャリア
は従来のように三１−構造ではなく、単層のものである
ため従来に比べて小形のチップキャリアとな９、史に谷
チンプキャリアの外形切断部はスル刀クールの外側であ
るため、信頼性の高いスルホールきると共に、加工工程
も少なく、材料費も非常に安価であるため、低価格のチ
ップキャリアを実現できるという効果がある０ また、本発明のチップキャリア基板により得られるチッ
プキャリアは、上述した実施汐すのように２ ４ ｐｉ
ｎに限ら几るものではなく、更にｐｉｎ故を多く必要と
するＩＣ素子を搭載する場合は４４ｐｉｎ用のものを作
成することが可能であり汎用性が高いという利点もある
。
、１枚の大形のガラスエポキシ基板にスルホール加工及
びパターン形成を行って複数のテンプキャリアを一体に
形成するため、ツクターン形成のガラスマスク全作るこ
とにより容易に製造でき、かつこのチップキャリア基板
を切断することによって得られる個々のチップキャリア
は従来のように三１−構造ではなく、単層のものである
ため従来に比べて小形のチップキャリアとな９、史に谷
チンプキャリアの外形切断部はスル刀クールの外側であ
るため、信頼性の高いスルホールきると共に、加工工程
も少なく、材料費も非常に安価であるため、低価格のチ
ップキャリアを実現できるという効果がある０ また、本発明のチップキャリア基板により得られるチッ
プキャリアは、上述した実施汐すのように２ ４ ｐｉ
ｎに限ら几るものではなく、更にｐｉｎ故を多く必要と
するＩＣ素子を搭載する場合は４４ｐｉｎ用のものを作
成することが可能であり汎用性が高いという利点もある
。
第１図は従来のチップキャリアの外観を示す斜視図、第
２図はその断面図、第３図は本究明のチップキャリア基
板に用いら汎るガラスエポキシ基板の一部分平面図、第
４図はその側面図、第５図は本発明によるチップキャリ
ア基板の一実施例を示す一部分平面図、第６図は本究明
により得らルるチップキャリアの平面図、第７図はその
Ａ−Ａ線断面図、第８図はチップキャリアの裏面凶であ
る０ ７・・・ガラスエポキシ基板 ８・・・Ｃｕ１ｌＯ・・
・スルホール １１・・・Ｉ Ｃ素子［’ 載用パター
ンｉ２．ｉ２’・・・表面リードパターン １３・・・
裏面リードパターン 特許用 願人 沖電気工栗株式会社 代理人 弁理士 金 倉 喬 二 姻１− 麺２− ５ θ ７ 始６− ２− 麺７０ ＠８０
２図はその断面図、第３図は本究明のチップキャリア基
板に用いら汎るガラスエポキシ基板の一部分平面図、第
４図はその側面図、第５図は本発明によるチップキャリ
ア基板の一実施例を示す一部分平面図、第６図は本究明
により得らルるチップキャリアの平面図、第７図はその
Ａ−Ａ線断面図、第８図はチップキャリアの裏面凶であ
る０ ７・・・ガラスエポキシ基板 ８・・・Ｃｕ１ｌＯ・・
・スルホール １１・・・Ｉ Ｃ素子［’ 載用パター
ンｉ２．ｉ２’・・・表面リードパターン １３・・・
裏面リードパターン 特許用 願人 沖電気工栗株式会社 代理人 弁理士 金 倉 喬 二 姻１− 麺２− ５ θ ７ 始６− ２− 麺７０ ＠８０
Claims (1)
- １１枚のガラスエポキシ基板に各々がチンプキャリアと
なるべき複数の領域を設定して、各領域内に複数のスル
ホールを形成し、かつ各領域の表面中央部にＩＣ搭載用
パターンを形成すると共に、その外側の位置に前記各ス
ルホールに接続したリードパターンと、前記ＩＣ素子搭
載用パターン及びスルホールに接続した電源ＧＮＤ用の
リードパターンとを形成したことを特徴とするチップキ
ャリア基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19094283A JPS6083353A (ja) | 1983-10-14 | 1983-10-14 | チツプキヤリア基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19094283A JPS6083353A (ja) | 1983-10-14 | 1983-10-14 | チツプキヤリア基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083353A true JPS6083353A (ja) | 1985-05-11 |
Family
ID=16266234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19094283A Pending JPS6083353A (ja) | 1983-10-14 | 1983-10-14 | チツプキヤリア基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0313746U (ja) * | 1989-06-26 | 1991-02-12 |
-
1983
- 1983-10-14 JP JP19094283A patent/JPS6083353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0313746U (ja) * | 1989-06-26 | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002016183A (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
| JPH09181359A (ja) | チップ型発光ダイオード | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP4822484B2 (ja) | 表面実装型電子部品とその製造方法 | |
| JPS6083353A (ja) | チツプキヤリア基板 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH06236959A (ja) | リードフレーム及び電子部品搭載基板 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH02146792A (ja) | 半導体装置の実装構造 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JP2004172422A (ja) | 立体構造基板及びその製造方法 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH06310762A (ja) | 発光ダイオード装置 | |
| JPH05259376A (ja) | 半導体装置 | |
| JPH05343559A (ja) | 半導体装置用パッケージ | |
| JP3632719B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| JPS58134451A (ja) | 多連フレ−ム | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH02220306A (ja) | Ｔａｂ用テープ | |
| JPH06120410A (ja) | 電子部品搭載用基板を製造するための離型フィルム |