JPS607742A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607742A JPS607742A JP58115514A JP11551483A JPS607742A JP S607742 A JPS607742 A JP S607742A JP 58115514 A JP58115514 A JP 58115514A JP 11551483 A JP11551483 A JP 11551483A JP S607742 A JPS607742 A JP S607742A
- Authority
- JP
- Japan
- Prior art keywords
- pedestal
- stud
- heat sink
- recessed part
- interposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、超高周波半導体能動素子、特に、ダイヤモン
ドのヒートシンクを用いたインバットダイオード、ガン
ダイオードなどに関するものである。
ドのヒートシンクを用いたインバットダイオード、ガン
ダイオードなどに関するものである。
インパッドダイオード、ガンダイオードの高出力化、高
信頼度化をはかる一般的方法として、ベレットの動作層
を、スタッドのペテ゛スタル部へ熱圧着して、動作層で
発生する損失熱をスタッドペデ゛スタル部からすみやか
に放熱する方法、即ちアップサイドダウン構造が用いら
れている・又、スタッドベテ゛スタル部には、一般的に
熱伝導性がすぐれている無酸素銅が用いられているが、
これより４〜５倍熱伝導のよい天燃産１ａタイプのダイ
ヤモンドがヒートシンクとして用いられ、実用化されて
いる。このダイヤモンドヒートシンクは、第１図に示す
ように、スタッド１のペテ゛スタル部１ａへ直接埋め込
まれていた。しかも、ミリ波帯などで素子を動作させる
場合、素子インピーダンス、すなわち、素子面積のわず
かな違いが発振特性に大きく影響を与えるため、ベレッ
ト４をダイヤモンドヒートシンク３の上に熱圧着し、セ
ラミックリング２の上部メタライでとボンディング線５
の接続を行った後、素子面積を一定にするためのエツチ
ングを行って素子面４１−一定にしていた０しかし、こ
のような従来の半導体装置では、 このエツチングの際、以下のような障害が発生する欠点
があった◎ （１）スタッドペデスタル部へダイヤモンドを埋め込む
ため、スタッドペデスタル部に施されているＮｉＡｕメ
ッキの層が破れ、そこからペデスタル部のＣｕがエツチ
ング液（Ｓｔでｕ ＨＦ ” ＨＮＯｓ系ｅＧａＡｓで
は山５Ｏ４−馬０．系）に侵され、ペデスタル部を破壊
してしまう。
信頼度化をはかる一般的方法として、ベレットの動作層
を、スタッドのペテ゛スタル部へ熱圧着して、動作層で
発生する損失熱をスタッドペデ゛スタル部からすみやか
に放熱する方法、即ちアップサイドダウン構造が用いら
れている・又、スタッドベテ゛スタル部には、一般的に
熱伝導性がすぐれている無酸素銅が用いられているが、
これより４〜５倍熱伝導のよい天燃産１ａタイプのダイ
ヤモンドがヒートシンクとして用いられ、実用化されて
いる。このダイヤモンドヒートシンクは、第１図に示す
ように、スタッド１のペテ゛スタル部１ａへ直接埋め込
まれていた。しかも、ミリ波帯などで素子を動作させる
場合、素子インピーダンス、すなわち、素子面積のわず
かな違いが発振特性に大きく影響を与えるため、ベレッ
ト４をダイヤモンドヒートシンク３の上に熱圧着し、セ
ラミックリング２の上部メタライでとボンディング線５
の接続を行った後、素子面積を一定にするためのエツチ
ングを行って素子面４１−一定にしていた０しかし、こ
のような従来の半導体装置では、 このエツチングの際、以下のような障害が発生する欠点
があった◎ （１）スタッドペデスタル部へダイヤモンドを埋め込む
ため、スタッドペデスタル部に施されているＮｉＡｕメ
ッキの層が破れ、そこからペデスタル部のＣｕがエツチ
ング液（Ｓｔでｕ ＨＦ ” ＨＮＯｓ系ｅＧａＡｓで
は山５Ｏ４−馬０．系）に侵され、ペデスタル部を破壊
してしまう。
（２１スタッドペデスタル部へダイヤモンドを埋め込む
と、ペデスタル部へかかった圧力が横方向にもかかり、
セラミックリングの接合部の銀ろうをエツチング液が侵
すことによって、ケース破壊あるいはセラミックリング
接合部からの気密性不良が発生する。
と、ペデスタル部へかかった圧力が横方向にもかかり、
セラミックリングの接合部の銀ろうをエツチング液が侵
すことによって、ケース破壊あるいはセラミックリング
接合部からの気密性不良が発生する。
（鴫エツチング液中に溶けたＣｕイオンがペレットに付
着して素子の特性を劣化させる＠（４Ｃｕが表面に現わ
れでて、高温保管の＠度試験の際酸化してしまう・ 本発明の目的は、このような、スタッドに組立後のエツ
チングの際に、前記のような問題を起さずにエツチング
処理がなされる半導体装置を提供することにある。
着して素子の特性を劣化させる＠（４Ｃｕが表面に現わ
れでて、高温保管の＠度試験の際酸化してしまう・ 本発明の目的は、このような、スタッドに組立後のエツ
チングの際に、前記のような問題を起さずにエツチング
処理がなされる半導体装置を提供することにある。
本発明の半導体装置は、半導体ペレットをスタッドのペ
デスタル部に埋込んだダイヤモンドヒートシンクに熱圧
着後のエツチングにおける障害をなくすために、スタッ
ドペデスタル部にあらがじめ凹みを設け、この凹みに金
層を間に介在させて前記ダイヤモンドヒートシンクが埋
込まれている構成を有する。
デスタル部に埋込んだダイヤモンドヒートシンクに熱圧
着後のエツチングにおける障害をなくすために、スタッ
ドペデスタル部にあらがじめ凹みを設け、この凹みに金
層を間に介在させて前記ダイヤモンドヒートシンクが埋
込まれている構成を有する。
つぎに本発明を実施例により説明する。
第２図は本発明の一実施例のキャップ封止前の断面図で
ある。図において、１はスタッドで、無酸素銅から作ら
れ、ペデスタル部１ａｌＣは凹み１ｂがつけられ、表面
はＮｉＡｕメッキが施されている。
ある。図において、１はスタッドで、無酸素銅から作ら
れ、ペデスタル部１ａｌＣは凹み１ｂがつけられ、表面
はＮｉＡｕメッキが施されている。
３は表面にメタライズ層が形成されたダイヤモンドヒー
トシンクで、ペテ“′スタル部の凹みｉｂに、金の角片
または円板６を置いて、埋込まれたものである。２はζ
メス−２１ドの上面周辺に、銀ろう付けされたセラミッ
クリン／％４と５は第１図と同様のダイオードペレット
およびボンディング線である。
トシンクで、ペテ“′スタル部の凹みｉｂに、金の角片
または円板６を置いて、埋込まれたものである。２はζ
メス−２１ドの上面周辺に、銀ろう付けされたセラミッ
クリン／％４と５は第１図と同様のダイオードペレット
およびボンディング線である。
このような不発明の半導体装置では、ダイヤモンドヒー
トシンクはペデスタル部の凹みの金の中に埋め込まれる
ことになり、したがって、前記エツチングの際に侵され
るペデスタル部の銅の露出がないので、銅の侵蝕による
前記障害は起らない。
トシンクはペデスタル部の凹みの金の中に埋め込まれる
ことになり、したがって、前記エツチングの際に侵され
るペデスタル部の銅の露出がないので、銅の侵蝕による
前記障害は起らない。
また、ダイヤモンドヒートシンク埋込みにおいて、埋込
み部があらかじめ凹みがつけられ、さらに金層を間にお
いて埋込まれるので、セラミックリングのろう付は部に
力がかかることがなぐセラミックリングへの悪影響は起
らない。よって、本発明により、従来と同一ディメンシ
ョンの信頼性の優れたマイクロ波帯、ミリ波帯のダイオ
ードを安定的に供給することができる・ なお、上側では、ペデスタル部の凹みの金層として、金
の角片または金円板であったが、これは予じめメッキに
より形成した金層であっても差支えないのはいうまでも
ない◎
み部があらかじめ凹みがつけられ、さらに金層を間にお
いて埋込まれるので、セラミックリングのろう付は部に
力がかかることがなぐセラミックリングへの悪影響は起
らない。よって、本発明により、従来と同一ディメンシ
ョンの信頼性の優れたマイクロ波帯、ミリ波帯のダイオ
ードを安定的に供給することができる・ なお、上側では、ペデスタル部の凹みの金層として、金
の角片または金円板であったが、これは予じめメッキに
より形成した金層であっても差支えないのはいうまでも
ない◎
第１図は従来のキャップ封止前のインバットダイオード
の断面図、第２図は本発明の一実施例（〜ツブ封止前）
の断面図である。 １・・・・・・スタッド、ｌａ・・・・・・ペデスタル
部、ｌｂ・−・・・・凹み、２・・・・・・セラミック
リング、３・・・・・・ダイヤモンドヒートシンク、４
・・・・・・半導体ベレット、５・・・・・・ボンディ
ング線、６・・・・・・金層。
の断面図、第２図は本発明の一実施例（〜ツブ封止前）
の断面図である。 １・・・・・・スタッド、ｌａ・・・・・・ペデスタル
部、ｌｂ・−・・・・凹み、２・・・・・・セラミック
リング、３・・・・・・ダイヤモンドヒートシンク、４
・・・・・・半導体ベレット、５・・・・・・ボンディ
ング線、６・・・・・・金層。
Claims (1)
- スタッドと、このスタッドのペテ゛スタル部に埋込まれ
ているダイヤモンドヒートシンクと、このダイヤモンド
ヒートシンクに固着されている半導体ベレットとを有す
る半導体装置において、前記へｆ”スタル部には凹みが
つけられ、この凹みに、前記半導体ベレットが間に金層
を介在させて埋込まれていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115514A JPS607742A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115514A JPS607742A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607742A true JPS607742A (ja) | 1985-01-16 |
Family
ID=14664402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115514A Pending JPS607742A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607742A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179350A (ja) * | 1985-12-26 | 1986-08-12 | 東洋紡績株式会社 | 柄入り弾性経編地 |
| US4638648A (en) * | 1986-05-01 | 1987-01-27 | E. I. Du Pont De Nemours And Company | Layered warp knits |
| US4917179A (en) * | 1987-05-22 | 1990-04-17 | Beckman Instruments, Inc. | Thermoelectric cooling design |
| JPH04245962A (ja) * | 1990-08-08 | 1992-09-02 | Karl Mayer Textil Mas Fab Gmbh | 経編製品及びそれを製造するための経編機 |
| JPH05247806A (ja) * | 1991-11-21 | 1993-09-24 | Karl Mayer Textil Mas Fab Gmbh | 経編地と該経編地を編成するための経編機及び経編方法 |
| JPH05339854A (ja) * | 1992-02-03 | 1993-12-21 | Karl Mayer Textil Mas Fab Gmbh | 経編生地の製造方法とその経編機および経編生地 |
| US6335863B1 (en) * | 1998-01-16 | 2002-01-01 | Sumitomo Electric Industries, Ltd. | Package for semiconductors, and semiconductor module that employs the package |
-
1983
- 1983-06-27 JP JP58115514A patent/JPS607742A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179350A (ja) * | 1985-12-26 | 1986-08-12 | 東洋紡績株式会社 | 柄入り弾性経編地 |
| JPS6220298B2 (ja) * | 1985-12-26 | 1987-05-06 | Toyo Boseki | |
| US4638648A (en) * | 1986-05-01 | 1987-01-27 | E. I. Du Pont De Nemours And Company | Layered warp knits |
| US4917179A (en) * | 1987-05-22 | 1990-04-17 | Beckman Instruments, Inc. | Thermoelectric cooling design |
| JPH04245962A (ja) * | 1990-08-08 | 1992-09-02 | Karl Mayer Textil Mas Fab Gmbh | 経編製品及びそれを製造するための経編機 |
| JPH05247806A (ja) * | 1991-11-21 | 1993-09-24 | Karl Mayer Textil Mas Fab Gmbh | 経編地と該経編地を編成するための経編機及び経編方法 |
| JPH05339854A (ja) * | 1992-02-03 | 1993-12-21 | Karl Mayer Textil Mas Fab Gmbh | 経編生地の製造方法とその経編機および経編生地 |
| US6335863B1 (en) * | 1998-01-16 | 2002-01-01 | Sumitomo Electric Industries, Ltd. | Package for semiconductors, and semiconductor module that employs the package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285815B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| KR19990067623A (ko) | 반도체장치와 그 제조방법 및 실장기판 | |
| JPS607742A (ja) | 半導体装置 | |
| JP2003045920A (ja) | 電力用半導体装置及び電力用半導体装置の製造方法 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JP2001168443A (ja) | 光半導体素子収納用パッケージ | |
| JPS6010633A (ja) | 半導体装置 | |
| JPH09260441A (ja) | 半導体装置 | |
| JP2005057125A (ja) | 半導体装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JPS61111553A (ja) | 半導体装置 | |
| JP2001127218A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017126648A (ja) | 電子モジュール | |
| JP2001203305A (ja) | 半導体装置、電子装置、及びそれらの製造方法 | |
| JP2001308254A (ja) | 半導体装置及びその製造方法 | |
| JPS61134031A (ja) | 半導体素子用熱圧着装置 | |
| JPS61125028A (ja) | 半導体装置 | |
| CN118588658A (zh) | 封装体布置结构以及形成封装体布置结构的方法 | |
| JPH0778918A (ja) | 半導体装置 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS61140140A (ja) | 半導体装置 | |
| JP2004247383A (ja) | パワーモジュール | |
| JPS6084855A (ja) | 半導体装置 | |
| JP2000269399A (ja) | リードフレームとこのリードフレームを用いた半導体装置 |