JPS607740A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607740A JPS607740A JP11651683A JP11651683A JPS607740A JP S607740 A JPS607740 A JP S607740A JP 11651683 A JP11651683 A JP 11651683A JP 11651683 A JP11651683 A JP 11651683A JP S607740 A JPS607740 A JP S607740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- solder
- main body
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子を内股したパッケージ本体の開口部
に透光性材料製の蓋部材を封着して構戸。
に透光性材料製の蓋部材を封着して構戸。
される半導体装Ｍ ＩＣ関する。
従来、この種の半導体装置にあっては、・ヒラミック製
のパッケージ本体の開口部に例えばホウ珪酸７１７′ヲ
ス或いはサファイヤ製の蓋部材を封着ｌノて構成される
が、蓋部材の封着構造として従来法のようなものが供さ
れている。即ち、パッケージ本体と蓋部材とを低融点ガ
ラス層を介して溶着するもの、或いは、パッケージ本体
及び蓋部材の双方にメタライズ層を形成、シ、このメタ
ライズ層相互を金・すすロウ材を介して溶着するもので
ある。
のパッケージ本体の開口部に例えばホウ珪酸７１７′ヲ
ス或いはサファイヤ製の蓋部材を封着ｌノて構成される
が、蓋部材の封着構造として従来法のようなものが供さ
れている。即ち、パッケージ本体と蓋部材とを低融点ガ
ラス層を介して溶着するもの、或いは、パッケージ本体
及び蓋部材の双方にメタライズ層を形成、シ、このメタ
ライズ層相互を金・すすロウ材を介して溶着するもので
ある。
ところが、上述２種の封着構造とした場合には、低融点
ガラス或いは金・すすロウ材ともに溶着時に高温度に加
熱しなくてはならないため、パッケージ本体内の半導体
素子が損傷を受ける虞れが生ずる。特に、半導体素子と
してＯＣＤ素子を内股したものＫあっては、斯様な封Ｍ
構造を採ると製品の歩留りが著しく低下するという問題
が生ずる。
ガラス或いは金・すすロウ材ともに溶着時に高温度に加
熱しなくてはならないため、パッケージ本体内の半導体
素子が損傷を受ける虞れが生ずる。特に、半導体素子と
してＯＣＤ素子を内股したものＫあっては、斯様な封Ｍ
構造を採ると製品の歩留りが著しく低下するという問題
が生ずる。
そこで、蓋部材の封着温度を低下させるべく、近時、パ
ッケージ本体と蓋部材とを熱硬化性樹脂により接着する
構造も考えられてはいるが、このものでは半導体素子の
損傷は避けられるものの、反面、封着強度に劣り、温度
サイクル試験や熱衝撃試験において十分な結果が得られ
ないという欠点がある。他方、封着強度を向上させて温
度サイクル試験や熱衝撃試験に１００％合格させ得る品
質を望んだ場合は、透光性材料にコバール等の金属枠を
低融点ガラスにて接着して蓋部材を構成し、この蓋部材
をパッケージ本体上に設けたシールリングにシームウェ
ルド法を用いて接着・封止することも考えられるが、こ
の場合も歩留りが悪くコスト上昇を招く欠点がある。
ッケージ本体と蓋部材とを熱硬化性樹脂により接着する
構造も考えられてはいるが、このものでは半導体素子の
損傷は避けられるものの、反面、封着強度に劣り、温度
サイクル試験や熱衝撃試験において十分な結果が得られ
ないという欠点がある。他方、封着強度を向上させて温
度サイクル試験や熱衝撃試験に１００％合格させ得る品
質を望んだ場合は、透光性材料にコバール等の金属枠を
低融点ガラスにて接着して蓋部材を構成し、この蓋部材
をパッケージ本体上に設けたシールリングにシームウェ
ルド法を用いて接着・封止することも考えられるが、こ
の場合も歩留りが悪くコスト上昇を招く欠点がある。
本発明は上記事情に鑑みてなされたもので、その目的は
、蓋部材の封着時の熱により半導体素子が損傷を受ける
ことを防止し得、しがも十分な封着強度を得ることがで
きる半導体装置を提供するにある。
、蓋部材の封着時の熱により半導体素子が損傷を受ける
ことを防止し得、しがも十分な封着強度を得ることがで
きる半導体装置を提供するにある。
以下本発明をイメージセンサに適用した一実施例につき
第１図乃至第３図を参照して説明する。
第１図乃至第３図を参照して説明する。
１は略中夫に矩形のキャビティ２を形成したセラミック
製のパッケージ本体で、これは未焼成のセラミックＥ／
−）Ｋよす形成した矩形のベースシート３上に、やはり
未焼成のセラミックシート製であって夫々中央に互いに
大きさの異なる開口部を有する枠シー）４，５．６を順
次積層して焼成一体化したものである。キャビテイ２内
底部及び枠シート４上には導体ペーストの印刷焼成によ
り夫々素子接着部及び内部配線パターン（いずれも図示
せず）が形成、され、また枠シート５上面のうちキャビ
ティ２内に露出する゛枠状部分には常法によりメタライ
ズ層７が形成されている（第２図参照）。
製のパッケージ本体で、これは未焼成のセラミックＥ／
−）Ｋよす形成した矩形のベースシート３上に、やはり
未焼成のセラミックシート製であって夫々中央に互いに
大きさの異なる開口部を有する枠シー）４，５．６を順
次積層して焼成一体化したものである。キャビテイ２内
底部及び枠シート４上には導体ペーストの印刷焼成によ
り夫々素子接着部及び内部配線パターン（いずれも図示
せず）が形成、され、また枠シート５上面のうちキャビ
ティ２内に露出する゛枠状部分には常法によりメタライ
ズ層７が形成されている（第２図参照）。
８はパッケージ本体１の側壁ｍＫ設けた多数のり−ドピ
ンで、これは前記内部配線パターン上にニッケルメッキ
を施した上でロウ付により固着、されている。第２図に
おいて、９はメタライズ暦７上に形成したニッケルメッ
キｉ、１０はこのニッケルメッキ層９上に形成した金メ
ッキ層である。１１は半導体素子たるＣＯＤ素子で、こ
れはキャビテイ２内底部の素子接着部に接着され、ポン
ディングワイヤ１２により内部配線パターンに接続され
ている。
ンで、これは前記内部配線パターン上にニッケルメッキ
を施した上でロウ付により固着、されている。第２図に
おいて、９はメタライズ暦７上に形成したニッケルメッ
キｉ、１０はこのニッケルメッキ層９上に形成した金メ
ッキ層である。１１は半導体素子たるＣＯＤ素子で、こ
れはキャビテイ２内底部の素子接着部に接着され、ポン
ディングワイヤ１２により内部配線パターンに接続され
ている。
一方、１３は蓋部材に相当する例えばホウ珪酸ガラス製
のガラスプレートで、これは後述するようにしてパッケ
ージ本体１のキャビティ２の開口部２ａに封着されたも
のである。即ち、まず開口部２ａを閉鎖し得る大きさに
切断したガラスプレート１３の外周縁部にフリットを含
有せるパラジウムペーストを所定幅にて印刷し、乾燥後
これを約５００°Ｃ〜６００℃にて焼成して焼成層１４
を形成する。この後、焼＄−Ｍ１４上に例えば無電解メ
ッキ法にてニッケルメッキＭ１５を形成し、更にこのニ
ッケルメッキ届１５上にやはり例えば無電解メッキ法に
て金メッキ層１６を形成、する。然る後、ガラスプレー
ト１３の金メツキ層１６上に約１５０°Ｃに加熱して溶
融させたインジウム半田１７を流動状態にて付着せ（７
め、そして約１５０°Ｃにて加熱状態のパッケージ本体
１側の金メッキ層１０にこのインジウム半田１７を溶着
する。斯くして、パッケージ本体１側及びガラスプレー
ト１３側の各金メッキＴ１１０及び１６相互間をインジ
ウム半田１７にて固着し、もってガラスプレート１３に
よりパッケージ本体１の開口部２ａを封着するものであ
る。
のガラスプレートで、これは後述するようにしてパッケ
ージ本体１のキャビティ２の開口部２ａに封着されたも
のである。即ち、まず開口部２ａを閉鎖し得る大きさに
切断したガラスプレート１３の外周縁部にフリットを含
有せるパラジウムペーストを所定幅にて印刷し、乾燥後
これを約５００°Ｃ〜６００℃にて焼成して焼成層１４
を形成する。この後、焼＄−Ｍ１４上に例えば無電解メ
ッキ法にてニッケルメッキＭ１５を形成し、更にこのニ
ッケルメッキ届１５上にやはり例えば無電解メッキ法に
て金メッキ層１６を形成、する。然る後、ガラスプレー
ト１３の金メツキ層１６上に約１５０°Ｃに加熱して溶
融させたインジウム半田１７を流動状態にて付着せ（７
め、そして約１５０°Ｃにて加熱状態のパッケージ本体
１側の金メッキ層１０にこのインジウム半田１７を溶着
する。斯くして、パッケージ本体１側及びガラスプレー
ト１３側の各金メッキＴ１１０及び１６相互間をインジ
ウム半田１７にて固着し、もってガラスプレート１３に
よりパッケージ本体１の開口部２ａを封着するものであ
る。
上記構成の本実施例によれば、ガラスプレート１３０封
着時にはパッケージ本体１ひいてハｃｃＤ素子１１の加
熱温度は約１５０°Ｃ以下に°Ｃ済ませ得るから、ＣＯ
Ｄ素子１１の熱による損傷を確実に防止し得て歩留りを
普しく向上させることができる。
着時にはパッケージ本体１ひいてハｃｃＤ素子１１の加
熱温度は約１５０°Ｃ以下に°Ｃ済ませ得るから、ＣＯ
Ｄ素子１１の熱による損傷を確実に防止し得て歩留りを
普しく向上させることができる。
ところで、斯様な低温で溶融するインジウム半田による
封着構造を実用化するにあたり、本発明者は次のような
考究を重ねた。即ち、インジウム半田のなじみ性が良い
のは金メッキ層であるが、金メッキ層はガラスプレート
やセラミック製のパッケージ本体に十分な強度にて伸び
させ得ない。
封着構造を実用化するにあたり、本発明者は次のような
考究を重ねた。即ち、インジウム半田のなじみ性が良い
のは金メッキ層であるが、金メッキ層はガラスプレート
やセラミック製のパッケージ本体に十分な強度にて伸び
させ得ない。
一方、メタライズ層及びパラジウムペーストの焼成層は
パッケージ本体及びガラスプレートに極めて強固に付着
するも、これらの席上に金メッキ層を形成することは各
層ｍ）で化学反応を生じて困離である。そこで、多くの
央験を重ねた結呆、本発明に至ったもので、即ち、前記
実施例に示す如くパッケージ本体１にメタライズ層７を
介シテニッケルメッキ層９及び金メッキ、１ｉ１１０を
順に重ね設け、一方ガラスプレート１３にパラジウムペ
ーストの焼成層１４を介してニッケルメッキ層１５及び
金メッキ層１６を順に重ね設け、各金メツキ一層１０．
１６相互間をインジウム半田１７により溶着するとｂう
ｊｆｌｌｉ成を完成した。斯様な構成によれば、メタラ
イズ層７及び焼成層１４はパッケージ本体１及びガラス
プレート１３に極めて強固に付着し、金メッキ層１０．
１６はニッケルメッキ層９．１５を介しているからメタ
ライズ層７及び焼成層１４に反応を生ずることなく強固
に付着し、更にインジウム＃、１Ｂ１７は各金メッキ層
Ｉ Ｏ、１６になじみ良く強固に付着する。これにて、
ｆ濡溶融可能々インジウム半田１７を用いながら十分な
強度でガラスプレート１３をパッケージ本体１に封盾し
得るものである。因みに、本実施例のイメージセンサを
ＭＩＬ−８ＴＤ−８８３の湿度サイクル試験（方法１０
１．０ ）及び熱衝撃試験（方法１ｃｚ１）により試験
したところ、従来の熱硬化性樹脂による封着構造のもの
とは異なり、気密不良等は全く生ぜず十分に結果が得ら
れた。
パッケージ本体及びガラスプレートに極めて強固に付着
するも、これらの席上に金メッキ層を形成することは各
層ｍ）で化学反応を生じて困離である。そこで、多くの
央験を重ねた結呆、本発明に至ったもので、即ち、前記
実施例に示す如くパッケージ本体１にメタライズ層７を
介シテニッケルメッキ層９及び金メッキ、１ｉ１１０を
順に重ね設け、一方ガラスプレート１３にパラジウムペ
ーストの焼成層１４を介してニッケルメッキ層１５及び
金メッキ層１６を順に重ね設け、各金メツキ一層１０．
１６相互間をインジウム半田１７により溶着するとｂう
ｊｆｌｌｉ成を完成した。斯様な構成によれば、メタラ
イズ層７及び焼成層１４はパッケージ本体１及びガラス
プレート１３に極めて強固に付着し、金メッキ層１０．
１６はニッケルメッキ層９．１５を介しているからメタ
ライズ層７及び焼成層１４に反応を生ずることなく強固
に付着し、更にインジウム＃、１Ｂ１７は各金メッキ層
Ｉ Ｏ、１６になじみ良く強固に付着する。これにて、
ｆ濡溶融可能々インジウム半田１７を用いながら十分な
強度でガラスプレート１３をパッケージ本体１に封盾し
得るものである。因みに、本実施例のイメージセンサを
ＭＩＬ−８ＴＤ−８８３の湿度サイクル試験（方法１０
１．０ ）及び熱衝撃試験（方法１ｃｚ１）により試験
したところ、従来の熱硬化性樹脂による封着構造のもの
とは異なり、気密不良等は全く生ぜず十分に結果が得ら
れた。
尚、第４図は本発明の門形例を示し、前記実施例と異な
るところは、セラミック製のパッケージ１８の上面にや
はりセツミック製の枠体１９をインジウム半田１７にて
ｍＭしてパッケージ本体２０を構成すると共に、枠体１
９とパッケージ１８との間にガラスプレー１・１３を挾
み付けるようにしてＮ着したものであり、この場合も前
記実施例と同様に、パッケージ１８上面及び枠体１９下
面にメタライズ層を介してニッケルメッキ層及び金メッ
キ層を重ね設けると共に、ガラスプレート１３上面にパ
ラジウムペーストの焼成層を介してニッケルメッキ層及
び金メッキ層を重ね設けている。
るところは、セラミック製のパッケージ１８の上面にや
はりセツミック製の枠体１９をインジウム半田１７にて
ｍＭしてパッケージ本体２０を構成すると共に、枠体１
９とパッケージ１８との間にガラスプレー１・１３を挾
み付けるようにしてＮ着したものであり、この場合も前
記実施例と同様に、パッケージ１８上面及び枠体１９下
面にメタライズ層を介してニッケルメッキ層及び金メッ
キ層を重ね設けると共に、ガラスプレート１３上面にパ
ラジウムペーストの焼成層を介してニッケルメッキ層及
び金メッキ層を重ね設けている。
また、本発明は上記し且つ図面に示す実施例に限定され
るものではなく、例えば蓋部材の下方に位置して色フィ
ルタ板を内設する構成、とじたり、蓋部材下面に予め色
フィルタ膜を形成するようにしてもよく、とのようにし
ても封Ｍ温度を低く抑えることができるから、色フィル
タ板や色フィルタ膜を損傷させてしまうことを未然に防
止できるのは勿論である。
るものではなく、例えば蓋部材の下方に位置して色フィ
ルタ板を内設する構成、とじたり、蓋部材下面に予め色
フィルタ膜を形成するようにしてもよく、とのようにし
ても封Ｍ温度を低く抑えることができるから、色フィル
タ板や色フィルタ膜を損傷させてしまうことを未然に防
止できるのは勿論である。
本発明は以上述べたように、低温度で溶着可能なインジ
ウム半田を用すながら蓋部材をバッグ−させ得、しかも
−十分な封着強度を摺ることができて気密不良の発生を
も確実に防止できるという優ねた効果を奏する。
ウム半田を用すながら蓋部材をバッグ−させ得、しかも
−十分な封着強度を摺ることができて気密不良の発生を
も確実に防止できるという優ねた効果を奏する。
＄１図乃至第３図は本発明の一実施例を示し、第１図は
イメージセンサの縦断面図、第２図は要部の拡大縦断面
図、第３図はガラスプレートの底面図、第４図は変形例
を示す第１図相当図である。 図中、１．２０はパッケージ本体、７はメタライｘｍ、
ｑ、１５はニッケルメッキ層、１ｏ、ｉ６は金メッキ層
、１１はＣＯＤ素子（半導体素子）１３はガラスプレー
ト（蓋部材）、１・４は焼成層−１７はインジウム半田
である。 出願人 鳴海製陶株式会社 ｆ゛・ −て） １．１ 代理人 弁理士佐原 Ａ、沖、’、Ｊ：、１第 １ 図 １ 第２図 １ 第３０ 第 １４− ■ １８６
イメージセンサの縦断面図、第２図は要部の拡大縦断面
図、第３図はガラスプレートの底面図、第４図は変形例
を示す第１図相当図である。 図中、１．２０はパッケージ本体、７はメタライｘｍ、
ｑ、１５はニッケルメッキ層、１ｏ、ｉ６は金メッキ層
、１１はＣＯＤ素子（半導体素子）１３はガラスプレー
ト（蓋部材）、１・４は焼成層−１７はインジウム半田
である。 出願人 鳴海製陶株式会社 ｆ゛・ −て） １．１ 代理人 弁理士佐原 Ａ、沖、’、Ｊ：、１第 １ 図 １ 第２図 １ 第３０ 第 １４− ■ １８６
Claims (1)
- １、半導体素子を内設したパッケージ本体の開口部に透
光性材料製の蓋部材を８着して成るものにおいて、前記
パッケージ本体にメタライズ層を介してニッケルメッキ
層及び金メッキ層を順に重ね設けると共に、前記蓋部材
にパラジウムペーストのｍ 、幌ｍを介してニッケルメ
ツギアつ及び金メツ溶着して成るとさを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11651683A JPS607740A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11651683A JPS607740A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607740A true JPS607740A (ja) | 1985-01-16 |
Family
ID=14689075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11651683A Pending JPS607740A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259547A (ja) * | 1988-04-08 | 1989-10-17 | Sumitomo Electric Ind Ltd | 半導体装置用部品 |
| US6463804B2 (en) | 1993-12-27 | 2002-10-15 | Hitachi, Ltd. | Acceleration sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55160474A (en) * | 1979-05-31 | 1980-12-13 | Toshiba Corp | Solid state image pickup device |
-
1983
- 1983-06-28 JP JP11651683A patent/JPS607740A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55160474A (en) * | 1979-05-31 | 1980-12-13 | Toshiba Corp | Solid state image pickup device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259547A (ja) * | 1988-04-08 | 1989-10-17 | Sumitomo Electric Ind Ltd | 半導体装置用部品 |
| US6463804B2 (en) | 1993-12-27 | 2002-10-15 | Hitachi, Ltd. | Acceleration sensor |
| US6561030B2 (en) | 1993-12-27 | 2003-05-13 | Hitachi, Ltd. | Acceleration sensor |
| US6566742B1 (en) * | 1993-12-27 | 2003-05-20 | Hitachi, Ltd. | Structure for mounting components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104885361B (zh) | 压电振动器件 | |
| JP6714922B2 (ja) | 半導体素子パッケージ及びその製造方法 | |
| JPS607740A (ja) | 半導体装置 | |
| JP3339450B2 (ja) | 表面波装置の製造方法 | |
| EP0991185A2 (en) | Surface elastic wave device having bumps in a definite area on the device and method for manufacturing the same | |
| JPS62580B2 (ja) | ||
| JP5171228B2 (ja) | 表面実装用の水晶デバイス | |
| JP2015176874A (ja) | 電子部品装置 | |
| JP2001320256A (ja) | 圧電振動デバイスの気密封止方法 | |
| JPS598362Y2 (ja) | セラミツクスパツケ−ジ | |
| JPS62581B2 (ja) | ||
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JPS6220358A (ja) | 半導体固体撮像装置 | |
| JPS5940715A (ja) | 圧電振動子のパツケ−ジ | |
| JPS6366062B2 (ja) | ||
| JP2985520B2 (ja) | 半導体装置封止用セラミックス構造体およびその製造方法ならびにそのふた材 | |
| JPH05206307A (ja) | 半導体装置 | |
| JPH01130548A (ja) | 半導体装置 | |
| JP3318452B2 (ja) | 電子部品収納用パッケージ | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3020743B2 (ja) | リードフレーム |