JPS607553A - マイクロコンピユ−タ装置 - Google Patents
マイクロコンピユ−タ装置Info
- Publication number
- JPS607553A JPS607553A JP58114605A JP11460583A JPS607553A JP S607553 A JPS607553 A JP S607553A JP 58114605 A JP58114605 A JP 58114605A JP 11460583 A JP11460583 A JP 11460583A JP S607553 A JPS607553 A JP S607553A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- output
- cpu
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロコンピータ装置の自己診断に関し、
特にバス（ｂｕｓ ）の監視方法に関するものである。
特にバス（ｂｕｓ ）の監視方法に関するものである。
従来この種の装置として第１図に示すものがあった。図
において（１１は監視対象のバス、（２）はＣＰＵ−（
中央処理装置）、（３）は記憶部であシ、第１図はマイ
クロコンピュータ装置のうちで、バス監視に関連する部
分だけを示したものであるが、第１図に示すバス（１１
には主記憶装置（図示せず）や入出力装置（図示せず）
が接続され、バス（１１を介してＣＰＵ （２）との間
に情報が伝送されていることはよく知られているとおυ
である。記憶部（３）は上記の主記憶装置内に設けても
よく、或は特別に設けてもよい。
において（１１は監視対象のバス、（２）はＣＰＵ−（
中央処理装置）、（３）は記憶部であシ、第１図はマイ
クロコンピュータ装置のうちで、バス監視に関連する部
分だけを示したものであるが、第１図に示すバス（１１
には主記憶装置（図示せず）や入出力装置（図示せず）
が接続され、バス（１１を介してＣＰＵ （２）との間
に情報が伝送されていることはよく知られているとおυ
である。記憶部（３）は上記の主記憶装置内に設けても
よく、或は特別に設けてもよい。
主記憶装置にはＣＰＵの動作を制御するプログラムが格
納されていて、このプログラムが順次読出されて制御が
行われるのであるが、記憶部（３）に特定のデータを書
込むプログラムステップと、記憶部（３）からデータを
読出して先に書込んだデータと同一のビットパターンで
あるか否かを比較するプログラムステップが格納されて
いて、このプログラムステツプが読出されて実行された
時、上記比較の結果が一致すれば、バス（１）は正常で
あると判定する。寸だ、記憶部（３；にり↑込むデータ
のビットパターンを適当に変化して書込み→読出し→比
較を繰返すと、バス（１）中のすべての線路が論理「１
」の１８号に対しても論理「０」の信号に対しても正常
に動作することを確認することができるっ従来の装置は
以上のように動作するため、バス監視動作中は、ＣＰＵ
１２１は本来の制☆１４ｊ、演算等を実行することが
できず、そのためマイクロコンピー−タ装置の綜合的な
処理速度が低・下するという欠点があった。又、バスに
は通常多くの信号が割付けられており、すべての信号ラ
インの健全性を完全にチェックすることは従来の方法で
は困難であり、かつまたバスの健全性をチェックする処
理を一般のプログラム中に混在させねばならぬため、そ
の構成上の制約が発生するという欠点があった。
納されていて、このプログラムが順次読出されて制御が
行われるのであるが、記憶部（３）に特定のデータを書
込むプログラムステップと、記憶部（３）からデータを
読出して先に書込んだデータと同一のビットパターンで
あるか否かを比較するプログラムステップが格納されて
いて、このプログラムステツプが読出されて実行された
時、上記比較の結果が一致すれば、バス（１）は正常で
あると判定する。寸だ、記憶部（３；にり↑込むデータ
のビットパターンを適当に変化して書込み→読出し→比
較を繰返すと、バス（１）中のすべての線路が論理「１
」の１８号に対しても論理「０」の信号に対しても正常
に動作することを確認することができるっ従来の装置は
以上のように動作するため、バス監視動作中は、ＣＰＵ
１２１は本来の制☆１４ｊ、演算等を実行することが
できず、そのためマイクロコンピー−タ装置の綜合的な
処理速度が低・下するという欠点があった。又、バスに
は通常多くの信号が割付けられており、すべての信号ラ
インの健全性を完全にチェックすることは従来の方法で
は困難であり、かつまたバスの健全性をチェックする処
理を一般のプログラム中に混在させねばならぬため、そ
の構成上の制約が発生するという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、バスの健全性を完全にチェックす
るだめの専用のハードウェアを設けて、ＣＰＵの負荷を
軽減し、かつプログラムの構成上の制約を除去すること
のできるマイクロコンビーータ装置を提供することを目
的としている。
めになされたもので、バスの健全性を完全にチェックす
るだめの専用のハードウェアを設けて、ＣＰＵの負荷を
軽減し、かつプログラムの構成上の制約を除去すること
のできるマイクロコンビーータ装置を提供することを目
的としている。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示すブロック図で、（１
）は第１図の（１）と同じく監視対象のバス、（４）は
バス不使用検出部、（５）は監視信号発生部、（６）は
ドライバ部、（７）はレシーバ部、（８）は比較部であ
る。第２図には図示してないが、バス（１）にはＣＰＵ
、主記憶装置、入出力装置が接続され、バス（１）を介
して情報の転送が行われている。この発明ではバスｉｌ
ｌを介して行われる情報の転送が一時休止されていて、
バス（１１が空き状態にある間を利用してバス（１）の
診断を行う。
）は第１図の（１）と同じく監視対象のバス、（４）は
バス不使用検出部、（５）は監視信号発生部、（６）は
ドライバ部、（７）はレシーバ部、（８）は比較部であ
る。第２図には図示してないが、バス（１）にはＣＰＵ
、主記憶装置、入出力装置が接続され、バス（１）を介
して情報の転送が行われている。この発明ではバスｉｌ
ｌを介して行われる情報の転送が一時休止されていて、
バス（１１が空き状態にある間を利用してバス（１）の
診断を行う。
バス（１）が使用中であるか否かは、たとえば、バスｆ
ｉｌ中の１本の信号線を使用して論理「１」（使用中表
示）、「０」（空き状態表示）で表示されるので、バス
不使用検出部（４）はこの信号線上の信号を検出し、バ
ス（１）の空き状態の時間を利用しドライバ部（６）か
ら監視信号をバス（１）に送出する。バス（１）が使用
中になると、バス不使用検出部（４）の制御によって、
ドライバ部（６）からの信号の送出を直ちに停止する。
ｉｌ中の１本の信号線を使用して論理「１」（使用中表
示）、「０」（空き状態表示）で表示されるので、バス
不使用検出部（４）はこの信号線上の信号を検出し、バ
ス（１）の空き状態の時間を利用しドライバ部（６）か
ら監視信号をバス（１）に送出する。バス（１）が使用
中になると、バス不使用検出部（４）の制御によって、
ドライバ部（６）からの信号の送出を直ちに停止する。
また、上記の監視信号に対しこのマイクロコンビーータ
装置の他の部分が誤って応動することのないように、何
等かの方法で禁止しておく。この禁止のためには通常、
バスビジーとかバス使用不許可等と称せられる信号を発
生して、バスの中の所定の信号線に送出するが、この関
係の回路は図示してない。
装置の他の部分が誤って応動することのないように、何
等かの方法で禁止しておく。この禁止のためには通常、
バスビジーとかバス使用不許可等と称せられる信号を発
生して、バスの中の所定の信号線に送出するが、この関
係の回路は図示してない。
上述の監視信号としては、バス（１）の診断に適した各
棟のビットパターンの信号を所定の時間間隔を置いて監
視（Ｋ号発生部（５）において発生する。監視信号発生
部（５）から直接、比較部（８）に送出される信号と、
ドライバ部（６）→バス（１）→レシーバ部（’７）
ヲ経て比較部（８）に入力される信号とのビットパター
ンが一致しておれに１バス（１）は健全であると判定し
、不一致が検出されれば比較部（８）からバス異状信号
を送出する。
棟のビットパターンの信号を所定の時間間隔を置いて監
視（Ｋ号発生部（５）において発生する。監視信号発生
部（５）から直接、比較部（８）に送出される信号と、
ドライバ部（６）→バス（１）→レシーバ部（’７）
ヲ経て比較部（８）に入力される信号とのビットパター
ンが一致しておれに１バス（１）は健全であると判定し
、不一致が検出されれば比較部（８）からバス異状信号
を送出する。
上記実施例ではバス不使用検出部（４）がバスの不使用
を検出したが、特にＣＰＵからバス不使用検出部（４）
を制御して、所定時間、ドライバ部（０）から監視信号
を出力させ、その時間の間にバス異常信号が送出されな
いことを確認した後で、バス（１）の使用を開始するこ
ともできる、 以上のようにこの発明によれば、バス監視機能を専用の
ハードウェアで構成し、バスの不使用中の時間を利用し
てバスの診断を行ったので、ｃＰＵの負荷を減じ、プロ
グラムの構成やメモリ内の配置などの時、バス監視機能
を意識せずに行うことができる。またＣＰＵや主記憶装
置の異常時にもバスの診断を実行することができ、バス
中のすべての信号線をいずれの信月論理に対しても診断
することができる。
を検出したが、特にＣＰＵからバス不使用検出部（４）
を制御して、所定時間、ドライバ部（０）から監視信号
を出力させ、その時間の間にバス異常信号が送出されな
いことを確認した後で、バス（１）の使用を開始するこ
ともできる、 以上のようにこの発明によれば、バス監視機能を専用の
ハードウェアで構成し、バスの不使用中の時間を利用し
てバスの診断を行ったので、ｃＰＵの負荷を減じ、プロ
グラムの構成やメモリ内の配置などの時、バス監視機能
を意識せずに行うことができる。またＣＰＵや主記憶装
置の異常時にもバスの診断を実行することができ、バス
中のすべての信号線をいずれの信月論理に対しても診断
することができる。
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。 （１）・・・バス、（４）・・・バス不使用検出部、（
５）・・・監視信号発生部、（６）・・・ドライバ部、
（７）・・・レシーバ部、（８）・・・比較部。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
明の一実施例を示すブロック図である。 （１）・・・バス、（４）・・・バス不使用検出部、（
５）・・・監視信号発生部、（６）・・・ドライバ部、
（７）・・・レシーバ部、（８）・・・比較部。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- マイクロコンピュータの信号を伝送するバスが使用中で
ないことを検出するバス不使用検出部と、上記バスの機
能の健全性を確認する目的の監視信号として上記バスで
伝送する各種のビットパターンを順次発生する監視信号
発生部と、この監視信号発生部の出力を上記バスに結合
するドライバ部と、上記バス不使用検出部がバスが使用
中でないことを検出している時間に限シ上記ドライバ部
から上記監視信号を上記バスに出力するよう制御する制
御手段と、上記バス上の信号を入力するレシーバ部と、
このレシーバ部の出力のビットパターンと上記監視信号
発生部の出力のビットパターンとを比較する比較部とを
備えたマイクロコンビー−タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114605A JPS607553A (ja) | 1983-06-24 | 1983-06-24 | マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114605A JPS607553A (ja) | 1983-06-24 | 1983-06-24 | マイクロコンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607553A true JPS607553A (ja) | 1985-01-16 |
Family
ID=14642034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114605A Pending JPS607553A (ja) | 1983-06-24 | 1983-06-24 | マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047696U (ja) * | 1990-05-10 | 1992-01-23 | ||
| US6952746B2 (en) | 2001-06-14 | 2005-10-04 | International Business Machines Corporation | Method and system for system performance optimization via heuristically optimized buses |
-
1983
- 1983-06-24 JP JP58114605A patent/JPS607553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047696U (ja) * | 1990-05-10 | 1992-01-23 | ||
| US6952746B2 (en) | 2001-06-14 | 2005-10-04 | International Business Machines Corporation | Method and system for system performance optimization via heuristically optimized buses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520662B2 (ja) | 電子コントロールユニットの監視装置 | |
| JPH0319571B2 (ja) | ||
| KR920008284B1 (ko) | 듀플렉스 컴퓨터 시스템 | |
| JPH01245719A (ja) | パリティチェック制御装置 | |
| JPS607553A (ja) | マイクロコンピユ−タ装置 | |
| JPH07146804A (ja) | 回路要素の故障診断システム、診断方法及びデジタルプロセッサシステム | |
| JP3127941B2 (ja) | 二重化装置 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| JPH0324657A (ja) | バス診断方式 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPH0377546B2 (ja) | ||
| JP2606615B2 (ja) | コンピュータリセット制御回路およびコンピュータリセット制御方法 | |
| JPS624746B2 (ja) | ||
| JPH11312014A (ja) | 制御装置の故障判定方法及びその装置 | |
| JPS6149243A (ja) | 診断インタフエ−ス方式 | |
| JPS6323598B2 (ja) | ||
| JPH0694804A (ja) | Ｉｃ試験装置 | |
| JPH037177B2 (ja) | ||
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPS62214446A (ja) | インタフエ−ス診断装置 | |
| JPS63263547A (ja) | マイクロコンピユ−タ | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 |