JPS607241A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 換して伝送するデータ伝送装置に関する。

並列データ信号を直列データ信号に変換して伝送する場
合，並列データ信号のクロック周期が伝送により乱され
ないことが必要である。

従来，この種の装置では第１図に示すスタート・ストッ
プ方式が良く用いられている。８ビ，ｌ’の並列データ
は，スタートピッ）　ＳＴＡＢと呼ばれる論理値”　１
　”のタイムスロットとストラフ０ピ／トＳＴＯＢと呼
ばれる論理値”　ｏ　”のタイムスロットとに囲まれた
８つのタイムスロット＋１〜＋８（（順序にしたがって
並べられ伝送される。なおスタートビットのタイムスロ
ットの位置はワードクロ。

クＷＣの立上シに同期している。受信側でＩ」、スター
トヒツトにより受信部内に持つ自励式の、クロック発振
器を動作させ，そのクロック位置で≠１〜す８のデータ
の論理値を識別し，８チヤンネルの直列データＳＤ出力
を得る。

この方式の送信側で用いられる内部り０７りｄ、ワード
クロックの立上９に同期し、受信側で用いられる内部ク
ロ、りはスタートビットのパルスに同期して作られる。

このため送信側の内部クロックと受信側の内部クロック
とが異る周期をもつと。

受信における識別時に誤った識別をしてしまうことがあ
る。通常、伝送中の雑音のために直列データの立上り、
立下り時点は変動し、いわゆるノックをもつが、このよ
うな場合には、わずかな識別時点のちがいが受信部の検
出感度を劣化させることになる。また、直列データのス
ロット番号の大きいタイムスロットはどクロック周期の
ちがいの影響が大きいだめ、並列データ数が大きい場合
は特に識別が困難になる。

このような動作をするために、従来の方法には次のよう
な問題点があった。

■　ワードクロックの立上りに同期した内部クロック信
号を安定に作ることが必要であるが、温度変化が大きい
環境で（重用する場合や、並列データのビット数が多い
場合等においてはそのような回路の実現が困難である。

■　高速のデータを取り扱う場合には、安定性が高く、
かつワードクロックに同期した発振をする回路の構成は
むづかしく、並列データ数を上げることが困難である。

本発明は、内部クロック用にワードクロックとは非同期
で独立に動作する発振器を設けることにより、従来装置
の欠点を解消しようとするもので。

以下２図面を用いて説明する。

第２図に本発明の詳細な説明するだめのタイムチャート
を示す。

ワードクロックＷＣは並列データ信号のだめのクロック
信号であシ、内部クロックＩＣはワードクロックとは独
立に伝送装置内部で作られるクロック信号である。直列
データ信号５Ｄｌｄ、直列に変換された並列データにフ
レームノ９ルスＦＬＰ　トスタートパルス５ＴＡＰとが
重畳されたデータ列である。

ここでフレームノぐルスＦＬＰの立上りはワードクロッ
クＷＣの立上シに一致している。またスタート・やルス
５ＴＡＰの立上シは内部クロックＩＣの立上りに一致し
、そのあとに続く直列データＳＤも内部クロックＩＣに
同期して作られる。このように構成されているために２
本発明は次のような特徴をもつ。

■　内部クロックとワードクロックとの同Ｍが不要なた
め、内部クロック発生回路として水晶発振回路などの安
定展の高い発振器を使用できる。

■　フレーム・ぐルスの立上りあるいは立下りがワード
クロックに同期しているため、受信においてワードクロ
ックの立上り部を再生することができ、クロック信号も
伝送できる。

第３図は本発明の実施例を示す。１は３２ビツトの並列
データＰＤを読みこみ、同期パルスとしてのスタートパ
ルスが加え合わされた形の直列データとして出力するだ
めのシフトレノスタであり。

２は内部りＯ−）り発生回路としての水晶発振回路。

３はフードクロックに同期したフレームノ９ルスを作る
フレーム／、ｏルス発生回路である。

シフトレノスタのデータロードはフレームパルスによっ
て行なわれる。ロードされるとシフトレノスタ出力は°
′Ｏ″となり、そのあとフレームパルスが”　ｏ　”に
なると水晶発振回路２かＩのクロック信号ＣＬＫによる
シフト動作が開始され、スタートパルス発生信号５ＴＡ
Ｓ　”　１　”により発生され内部クロックに同期した
同期パルスとしてのスタート・ぐルスに続いて直列デー
タが出力される。この直列テ゛−夕はさらにフレーム・
ぐルスと加え合わされ、第２図に示しだ形の直列データ
１言号ＳＤとなって伝送されることになる。

第４図は本発明の受信部の構成例を示す。４は直列デー
タ信号ＳＤからフレーム・ぐルスを抽出するだめのフレ
ーム・やルス抽出回路であシ、フレームノ９ルスの巾が
他のデータパルスの「］］と異っていることを利用して
抽出している。５は内部クロックを抽出するだめの回路
で、直列データに陰まれる内部クロック成分を抽出して
いる。６はこの内部クロック信号を用いて直列データを
並列データに変換するだめの並列−直列変換回路、７は
フレームパルスの立上りに同期した並列信号にするだめ
のランチ回路である。

ここで内部クロック成分は直列データの中から抽出でき
るため、送信側の内部クロ、りと同一周波数のクロック
が得られる。まだラッチ回路７でフレームパルスに同期
した並列信号を作っているため、ノックの少ないワード
クロックを再生することができる。

以上のことから２本発明の効果は以下のとおりとなる。

■　内部クロックの発生を安定に行なえるだめに並列デ
ータ数を多くすることができる。

■　高速データ伝送においても、クロック発生回路の構
成が比較的容易であるため、安定な装置が実現できる。

【図面の簡単な説明】

第１図は従来装置の動作の説明図、第２図は本発明の原
理を示す信号波形図、第３図は本発明の送信側装置の４
１４成例を示した図、第４図は本発明の受信側装置の構
成例を示した図。 図中、１・・・シフトレノスタ、２・・水晶発振器。 ３・・・フレームパルス発生回路、４・フレームパルス
抽出回路、５・内部クロック・ぐルス抽出回路。 ６・並列−直列変換回路、７・・ラッチ回ｈｒ６．ｗｃ
・　ワードクロック、ＳＤ・・・直列データ、５ＴＡＢ
・・・スタートピッ　ト、５ＴＯＢ・・・ストップピッ
　ト、ＩＣ・・・内部クロック、ＦＬＩ”・・フレーム
ノｅルス、５ＴＡＰ由スタ）　ｙＪ？ルス、ＰＤ・・・
並列テ゛−タ。 第１図 ＃７　’２　”３　′４″′５”６　′７　”、５第２
図 第３図

Claims (1)

【特許請求の範囲】
1. １　クロック信号に同期した並列データは号を直列デー
   タ信号に変換して伝送するデータ伝送装置において、前
   記クロック信号に立〜ヒシあるいは立下り時点が同期し
   た一定巾のパルスを発生するフレーム・Ｐルス発生回路
   と、前記クロック信号とは非同期な一定周期パルスを発
   生する内部クロックパルス発生回路と、前記内部クロッ
   クの周期で前記並列テ゛−タ信号をワード毎にＪＩＩｆ
   次直列に変換しワード直列データとして出力する並列−
   直列変換回路と、前記内部クロックに同期し、一定巾の
   ・ぐルスを発生する同期・ぐルス発生回路とから構成さ
   れ、前記フレーム・やルスと前記同期パルスおよび前記
   ワード直列データとを直列に加え合わせて伝送するとと
   を特徴とするデータ伝送装置。