JPS6065566A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 内に組み込まれるｐｎｐ型トランジスタに係わり、特に
周波数特性の良好なラテラルｐｎｐ）ランジスタに関す
る。

〔発明の背景〕

従来バイポーラＩＣにおいては、ｎｐｎ）ランジスタの
ペース拡散層等を用いて、横型のｐｎｐトランジスタを
作製していた。第１図は従来例の断面構造を示したもの
でｂＱ、ｔがｎｐｎ）ランジスタ％Ｑ、２がラテラルｐ
ｎｐ）ランジスタである。

それぞれａ−ａ’、ｂ−ｂ’の一点鎖線に沿った不純物
プロファイルを第２図に示した。この図で分かるように
、ラテラルｐｎｐ）ランジスタのペース幅ＷＩＩは、ｎ
ｐｎ）ランジスタに比べてその構造上の制約から広くな
らざるを得ない。ラテラルｐ　ｎ　ｐ　）ランジスタの
ペース領域１４．ｎｐｎトランジスタのコレクタ領域と
なるエピタキシャル層を用いているので、不純物濃度が
低く耐圧を確保するにはパンチスルーをしないだけの距
離を保たなければならない。またマスクパターンでペー
ス幅が決められており、ｎｐｎ）ランジスタがエミッタ
拡散でベース幅を約１μｍと狭くできるのに対して、そ
れ程狭くすることはできない。

従って％　ｎｐｎ　）ランジスタの周波数特性に比べて
かなり低い周波数特性のラテラルＩ）ｎｐ）ランジスタ
しか得られないという欠点を有していた。

〔発明の目的〕

本発明の目的は、前記欠点を改善し、周波数特性の良い
ラテラルｐｎｐ）ランジスタの高耐圧化を達成すること
にある。

〔発明の概要〕

本発明はラテラルＩＩ）ｎ＋））ランジスタの、コレク
タ拡散領域とは別に、エミッタ拡散領域側に延在するコ
レクタ拡散領域と同一導電型の不純物による拡散領域を
設け、該拡散領域によって、ベース幅Ｗｉ＋を狭＜シ、
これによシ高周波特性を良好にするものである。

また、上記構成を採ることにより、パンチスルーを起こ
シに＜＜シ、高耐圧化も達成できる。

更に本発明では、高耐圧素子部分のエピタキシャル成長
層を厚く形成し、更に高耐圧とするものである。

〔発明の実施例〕

以下、本発明の一実施例を第３図により説明する。第３
図Ａはラテラルｐｎｐ）ランジスタの断面構造を示した
もので、第１図のラテラルｐｎｐトランジスタと異なり
、エミッタの周囲にエピタキシャル層３よりも不純物濃
度の高いｎ型の拡散層３０１が存在し、かつ、ｐ型の低
不純物濃度層５０１がコレクタ層からｎ型層３０１まで
延びている。

尚第３図において、１はｐ型３ｉ基板、２はｎ＋埋込層
、３はｎ−エピタキシャル成長層、４はｐ＋素子分離領
域、５はｐ＋拡散領域、６はｎ＋拡散領域、７は絶縁膜
、８は電極である。

第３図Ａのｂ−ｂ’で示した一点鎖線に沿った不純物濃
度プロファイルを第４図に示す。本構造のプロファイル
が第２図（ａ）で示しｆＣｎｐｎ）ランジスタのプロフ
ァイルに似ていることが分る。ベース幅Ｗｉ＋は、エミ
ッタ拡散層５とコレクタ側から延びているｐ型低不純物
濃度層５０１との間に存在するｎ型拡散層３０１０幅で
決定されている。

即ち、ベース幅はｎｐｎ）ランジスタ同様に１μｍ程度
にまで小さくすることも可能である。まり、ｎ　型層３
０１はエピタキシャル層より不純物濃度を高くできるの
で、パンチスルーも抑えられ高耐圧化を容易に達成する
ことができる。従来構造では、ベース幅が広いために周
波数特性は、ｆＴ＝２〜５ＭＨｚ程度である。それに対
し、ｎｐｎ）ランジスタと同じようなプロファイルに近
づけることができる本発明の構造では、周波数特性の向
上が期待でき、ｆＴ＞１０ＭＨ２程度は十分達成できる
。

第３図Ｂは、第３図Ａに、ｐ−拡散層５０２を追加した
ものである。該拡散層を設けることによ！ｌ１％　ｐ型
拡散層５の表面近傍の電界を緩和して、耐圧低下を防い
でいるものである。

また、高周波特性も、第３図Ａと同様良好なものが得ら
れる。

第５図は、本発明の構造を達成するための製造−７°、
ふブの一硼１か壬１奇家のでふスー同図Ａは、ｐ型基板
１にｎ型埋込層２を形成した後に％　ｎ型のエピタキシ
ャル層３を周知の技術で成長させ、分離用のｐ型拡散層
４を形成しホトリソグラフィ技術によシ、酸化膜７に窓
を開け、ｐ型イオン打込層５０１を形成した段階を示し
ている。

同図Ｂで、表面酸化を行なった後、ｎｐｎ）ランジスタ
のベース領域と、ラテラルｐｎｐ）ランジスタのコレク
タ、エミッタ領域となる部分に、拡散用の窓をホトリソ
グラフィ技術により開ける。

同図Ｃで、ラテラルｐｎｐ）ランジスタのエミッタとな
る部分以外をホトレジスト９で被い％ｎ型のイオン打込
３０１を行なう。

同図りで、ｎ型イオン打込層３０１を引き延ばし、分離
用拡散層４が基板１に達するようにドライ雰囲気中で１
ｚｏｏｒ数時間の拡散を行なう。

同図Ｅでは、上記１２００ｔＺ’の拡散でｎｐｎ　）ラ
ンジスタのベース、ラテラルｐｎｐ）ランジスタのコレ
クタ、ベース領域上に形成された酸化膜（約０．１μｍ
程度の厚さ）を除去してエミッタ拡散層５を形成する。

同図Ｆで、ｎｐｎ）ランジスタのコレクタ、エミッタお
よびラテラルＩ）ｎｐ）ランジスタのベース領域に、拡
散用の窓を開ける。

同図Ｇで、ｎ型拡散６を行ない、ｎｐｎ）ランジスタの
エミッタ拡散層を形成する。同時Ｖｃｎｐｎト２ンジス
タのコレクタ、ラテラルｐｎｐ　トランジスタのベース
に、オーミック・コンタクト用のｎ型拡散層も形成され
る。

同図Ｈで、配線用のアルミ電極８を公知の技術で形成し
て、集積回路が作られる。通常さらに、表面保護のため
のパッシベーション膜等を形成するが、ここでは省略し
である。

ラテラルｐｎｐ）ランジスタの構造は、第３図で示され
たものと同じ構造が達成できることが分−かる。

第６図は、本発明の構造を達成するための他の製造プロ
セスを示したものである。

同図Ａは、ｎｐｎトランジスタのベース・ホト工程が終
った段階の断面構造を示している。ラテラルｐｎｐ）ラ
ンジスタでは、コレクタとエミッタ部分の醸化膜が除去
でれている。

同図Ｂで、ラテラルｐｎｐ　トランジスタのエミッタ部
分以外をホトレジストで被い％　ｎ型のイオン打込３０
１を行ガう。

同図Ｃで、ｎ型のイオン打込層３０１の引き延ばしを兼
ねて分離拡散層４が基板１に淳するようにドライ雰囲気
中で１２００ｔ：数時間の拡散を行なう。

同図りでは、上記１２００Ｃの拡散でｎｐｎ’）ランジ
スタのベース、ラテラルｐｎｐ）ランジスタのコレクタ
、エミッタ上に形成された酸化膜（約０．１μｍの厚さ
）を除去して％　ｎ型拡散層５を形成する。

同図Ｅで、ラテラルｐｎｐトランジスタのコレクタ・エ
ミッタ間にホトリソグラフィ技術で窓を開け、ｐ型イオ
ン打込層５０１を形成する。

同図Ｆで、表面酸化後に、ｎｐｎ）ランジスタのコレク
タ、エミッタおよび、ラテラルｐｎｐ）ランジスタのベ
ース部分に、ｎ型拡散用の窓全開ける。これ以降は、第
５図Ｇ、Ｈと同様に行ない本発明の構造のラテラルｐｎ
ｐ）ランジスタを含む集積回路が形成される。

第７図は、高耐圧ラテラルｐｎｐ）ランジスタと低耐圧
のｎｐｎ）ランジスタが同一チップ内に存在する場合の
断面構造図を示している。本構造は横型で動作する素子
の部分のエピタキシャル成長層を深く形成している。こ
れは、横型であっても、空乏層は、等方的に伸び、横方
向の耐圧が高くても縦方向で破壊しうる為、縦方向の耐
圧を上げる為に、深く形成するものである。高耐圧部の
ラテラルｐｎｐ）ランジスタに本発明の構造を適用した
例である。コレクタのｎ型拡散層５の上にフィールドプ
レート８０１を追加して、耐圧低下を抑えている。ベー
ス幅は本発明を適用することで狭くできるために、高耐
圧を維持したまま周波数特性を向上させることができる
。

第８図は、第７図と同様に高耐圧ラテラルｐｎｐトラン
ジスタに本発明を適用した場合の例である。

第７図の８０１のフィールド・プレートの代わりに、ｐ
型イオン打込層５０２でコレクタのｎ型拡散層１５の表
面近傍の電界を緩和して耐圧低下を防いでいる。本適用
例でも、動作周波数はベース幅を狭くできるので、従来
に比べて高い周波数までした例で、ラテラルｐｎｐ）ラ
ンジスタの断面構造を示している。ベース幅Ｗｓはｎウ
ェル３０１で決定できるので、非常に狭くでき高い周波
数特性のラテラルｐｎｐ）ランジスタが得られる。尚こ
のＳＯＩ構造は、公知のレーザーアニール技術あるいは
エピタキシャル技術等を用いて形成される。またエミッ
タ５は底面の８１０ｚ膜７へ到達してもよい。この場合
はエミッタ注入効率が改善される利点がある。更にベー
ス３０１は５ｉ０２膜７の上にあるが、８１０２７から
離れた位置に形成されてもよいことは明らかである。

同図において、１は半導体基板、３０２は、レーザーア
ニール又はエピタキシャル技術によって、形成された半
導体層でおる。

第１０図は、本発明をＳ　Ｉ　ＭＯＸ　（５ｅｐａｒａ
ｔ　１ｏｎｂｙ　ＩＭｐｌａｎｔｅｄ　ＯＸｙｇｅｎ　
）デバイスに適用した例でちる。本構造でもベース幅の
狭いラテラルｐｎｐ）ランジスタが容易に実現できる。

尚、ｐ型イオン打込層５０１．ｎ型拡散層６は、ベース
領域３０３を貫通して底面の５ｉ０２層７に達しても特
性に影響は与えない。またエミッタ５も同様に底面のＳ
＋０２層７まで到達してもよい。

第１１図は更に他のＳＯＩ構造の実施例でちる。

ｎ型基板１０１部に８１０２膜７を埋込んだ後、エピタ
キシャル法によりｎ型層５０３を１μｍの厚さ形成する
。この場合５ｉＯｚ膜上にはポリシリコン１３が形成さ
れる。従ってＳ＋０２膜１４をマスクにして％　ｎ型層
３０１、引き続きｐ型層５を拡散により形成する。エミ
ッタ・ベース接合は単結晶シリコン中に形成されている
本構造では、第１０図に示されたデバイスと同様、高ｆ
、のラテラルｐｎｐ）ランジスタが形成できる。また本
構造ではｐ型エピタキシャル層５０３を用いたが、ｎＦ
ｌｉエピタキシャル層を用いて、イオン打込み層でｎ型
層５０３ケ形成することも可能である。。

〔発明の効果〕 以上述べたように、本発明によれば、耐圧を低下させず
にラテラル型ｐｎｐ）ランジスタのベース幅を従来構造
に比べて狭くできるので、周波数特性の向上を図ること
ができる。本発明の構造は、縦型ｐｎｐ　トランジスタ
に近い不純物濃度プロファイルをラテラル方向に形成す
るので、数１０ＭＨ２の周波数特性を有するラテラルｐ
ｎｐトランジスタが、ｐ型埋込拡散層等を用いた複雑な
プロセスを用いずに容易に作製することができる。

特に高耐圧ＩＣでは、ｎｐｎ）ランジスタのコレクタ層
トなるエピタキシャル層の不純物濃度が、高耐圧化のた
めに薄くなっているので、高耐圧ラテラルｐｎｐ）ラン
ジスタのベース幅は従来構造であると３０〜５０μｍと
広くせざるを得なかった。低耐圧部においても１０〜２
０μｍと広くなっていた。しかし、本発明を用いればベ
ース幅を数μｍにまで狭くできるので、周波数特性の大
幅な改善が可能となる。

例えば、従来構造で２００ｖ耐圧のラテラルｐｎｐ）ラ
ンジスタを作製すると、ｆＴ二１ＭＨ１程度でおるが５
本発明のラテラルｐ　ｎ　ｐ　）ランジスタでは同じ耐
圧で、ｆｔ≧ＩＯＭＨ２と１桁以上の同波数改善が図れ
る。同様に低耐圧部ラテラルｐｎｐ）ランジスタについ
てもベース幅を短かくでき、耐圧を下げることなくｆ？
　＞１０ＭＨ２を容易に得られる。

【図面の簡単な説明】

第１図は従来の集積回路の断面図、第２図は第１図のａ
　ａ／線、ｂ−ｔ／線での不純物プロファイルを示す図
、第３図Ａは本発明の実施例であるラテラルｐｎｐトラ
ンジスタの断面図、第３図Ｂは本発明の他の実施例であ
るラテラルｐｎｐ）ランジスタの断面図、第４図は第３
図Ａのｂ−ｂ’線での不純物プロファイルを示す図、第
５図は本発明の実施例の製造工程を工程順に示した断面
図、第６図は本発明の他の実施例の製造工程順に示した
断面図、第７図及び第８図は本発明を高耐圧素子に適用
した場合の実施例の断面図、第９図、第１０図及び第１
１図は本発明の更に他の実施例の断面図である。 １・・・ｐ型基板、２・・・ｎ型高不純物濃度埋込層、
３・・・ｎ型エピタキシャル成長層、４・・・ｐ型分離
拡散層、５・・・ｐ型拡散層、３０１・・・ｎｇイオン
打込層。 ５０１．５０２・・・ｐ型イオン打込層、６・・・ｎ散
拡散層％７・・・酸化膜、８，８０１・・・アルミ電極
、９・・・ホトレジスト、１０・・・層間絶縁層、１１
・・・２層第　１　図 【２図 （（Ｌ）　ｃしノ ＶＪ３図 第４図 第５図 第　５　目 ￥　６　図 ７ ■　〆　困 第７図 第８図 ■　ｑ　図 ３θｌ 第　ｌθ　ａ て　１１　図

Claims (1)

【特許請求の範囲】
1. １、第１導電型半導体基板と、該基板上に設けられた第
   ２導電型の半導体基体の主表面領域に、互いに離れて設
   けられた上記基体と反対導電型のエミッタ領域とコレク
   タ領域を有し、上記基体をペース領域とするラテラルト
   ランジスタにおいて、上記エミッタ領域の周囲に、ペー
   ス領域と同一導電型の高不純物濃度領域を有し、コレク
   タ領域の表面周囲に上記基体と反対導電型の低不純物濃
   度領域を有し、該低不純物濃度領域がエミッタ領域周囲
   に存在する前記ペース領域と同一導電型の高不純物濃度
   領域ＶＣ，まで延在してなり上記半導体基体の上記ラテ
   ラルトランジスタ形成部と略同−の部分を周辺部よりも
   厚く形成したことを特徴とする半導体装置。