JPS6063646A - プログラム暴走検出方式 - Google Patents
プログラム暴走検出方式Info
- Publication number
- JPS6063646A JPS6063646A JP58172408A JP17240883A JPS6063646A JP S6063646 A JPS6063646 A JP S6063646A JP 58172408 A JP58172408 A JP 58172408A JP 17240883 A JP17240883 A JP 17240883A JP S6063646 A JPS6063646 A JP S6063646A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- program
- flag
- return address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は情報処理装置のプログラム暴走検出方式に係り
、特にスタック方式によりサブルーチンの復帰アドレス
と、サブルーチンで使用するレジスタ内容とをからスタ
ックメモリに退避さゼる機能を持つ中央処理ユニソ）
（ＣＰＵ）を内蔵した処理装置のプログラム暴走検出方
式に関するものである。
、特にスタック方式によりサブルーチンの復帰アドレス
と、サブルーチンで使用するレジスタ内容とをからスタ
ックメモリに退避さゼる機能を持つ中央処理ユニソ）
（ＣＰＵ）を内蔵した処理装置のプログラム暴走検出方
式に関するものである。
（ｂ）従来技術と問題点
従来のプログラム暴走検出方式としては、例えばプログ
ラム領域以外に飛んだインバリッドアドレス（無効アド
レス）の検出により行う方法や、一定時間内にある特定
のアドレス例えば特定のハードレジスタのアドレスをア
クセスしなければアラームを発するなどの方法がある。
ラム領域以外に飛んだインバリッドアドレス（無効アド
レス）の検出により行う方法や、一定時間内にある特定
のアドレス例えば特定のハードレジスタのアドレスをア
クセスしなければアラームを発するなどの方法がある。
しかし、退避レジスタの復旧忘れなどによるスタックレ
ベルずれにより退避レジスタの内容がサブルーチンの復
帰アドレスとなった場合で該復帰アドレスが正規プログ
ラムのアドレスであるときには従来方式では検出できな
いという欠点がある。
ベルずれにより退避レジスタの内容がサブルーチンの復
帰アドレスとなった場合で該復帰アドレスが正規プログ
ラムのアドレスであるときには従来方式では検出できな
いという欠点がある。
（Ｃ）発明の目的
本発明の目的は、前記の従来技術の欠点を補い、より完
全なプログラム暴走検出方式を提供することにある。
全なプログラム暴走検出方式を提供することにある。
（ｄ）発明の構成
本発明では、スタック領域にサブルーチンの復帰アドレ
スか退避レジスタかを識別するプログラム識別フラグを
設けて処理の実行状態を監視できる回路構成とする。
スか退避レジスタかを識別するプログラム識別フラグを
設けて処理の実行状態を監視できる回路構成とする。
（ｅ）発明の実施例
本発明による実施例をブロック図を用いて説明する。図
において、１はＣＰＵ、２はアドレスバス、３．３′は
データバス、４はプログラムメモリ、５はデータメモリ
、６はスタックメモリ、７はフラグメモリ、８は命令復
号化回路、９は符号０の書込み回路、１０は符号１の書
込み回路、１１はフラグ読出し回路、１２はチェック回
路、１３は時間パルス発生回路、１４〜１７は信号線で
ある。
において、１はＣＰＵ、２はアドレスバス、３．３′は
データバス、４はプログラムメモリ、５はデータメモリ
、６はスタックメモリ、７はフラグメモリ、８は命令復
号化回路、９は符号０の書込み回路、１０は符号１の書
込み回路、１１はフラグ読出し回路、１２はチェック回
路、１３は時間パルス発生回路、１４〜１７は信号線で
ある。
中央処理ユニソ）ＣＰＵＩはアドレスバス２及びデータ
バス３を介してプログラムメモリ４及びデータメモリ５
及びスタックメモリ６と接続されており、プログラムメ
モリ４から順次、命令を取り出して実行しデータメモリ
５及びスタックメモリ６に対して読み出し又は書込みを
行う。
バス３を介してプログラムメモリ４及びデータメモリ５
及びスタックメモリ６と接続されており、プログラムメ
モリ４から順次、命令を取り出して実行しデータメモリ
５及びスタックメモリ６に対して読み出し又は書込みを
行う。
命令復号化回路８はＣＰＵＩからの命令フェッチ信号ａ
とデータバス３からのデータにより受け取った命令を解
読する。レジスタ退避を行う命令のときは信号線１４を
アクティブにし、ＣＰＵＩがスタックメモリ６に退避レ
ジスタの内容を書き込むと同時に符号”ｏ″の書込み回
路９によりフラグメモリ７のスタックメモリ６に対応し
たアドレスの識別フラグに°′０′′を書き込む。サブ
ルーチンの復帰アドレス退避を行う命令のときは信号線
１５をアクティブにしＣＰＵＩがスタックメモリ６にサ
ブルーチン復帰アドレスを書き込むと同時に符号”１”
の書込み回路１０によりフラグメモリ７のスタックメモ
リ６に対応したアドレスの識別フラグに１゛′を書き込
む。
とデータバス３からのデータにより受け取った命令を解
読する。レジスタ退避を行う命令のときは信号線１４を
アクティブにし、ＣＰＵＩがスタックメモリ６に退避レ
ジスタの内容を書き込むと同時に符号”ｏ″の書込み回
路９によりフラグメモリ７のスタックメモリ６に対応し
たアドレスの識別フラグに°′０′′を書き込む。サブ
ルーチンの復帰アドレス退避を行う命令のときは信号線
１５をアクティブにしＣＰＵＩがスタックメモリ６にサ
ブルーチン復帰アドレスを書き込むと同時に符号”１”
の書込み回路１０によりフラグメモリ７のスタックメモ
リ６に対応したアドレスの識別フラグに１゛′を書き込
む。
スタックメモリ６に格納されている復帰アドレスを参照
しサブルーチン復帰を行う命令のときは信号線Ｉ６をア
クティブにしＣＰＵＩがスタックメモリ６から復帰アド
レスを読み出すと同時にフラグ読出し回路１１によりフ
ラグメモリ７のスタックメモリ６に対応したアドレスの
識別フラグを読み出しチェック回路１２により判別し、
該識別フラグが０″、すなわち゛退避レジスタ″を示す
ときば゛プログラム暴走″と判断し信号線Ｉ７をアクテ
ィブにすることによりアラーム信号すを発生送出する。
しサブルーチン復帰を行う命令のときは信号線Ｉ６をア
クティブにしＣＰＵＩがスタックメモリ６から復帰アド
レスを読み出すと同時にフラグ読出し回路１１によりフ
ラグメモリ７のスタックメモリ６に対応したアドレスの
識別フラグを読み出しチェック回路１２により判別し、
該識別フラグが０″、すなわち゛退避レジスタ″を示す
ときば゛プログラム暴走″と判断し信号線Ｉ７をアクテ
ィブにすることによりアラーム信号すを発生送出する。
（ｆ）発明の効果
以上実施例で説明したように、本発明によればレジスタ
退避後、レジスタ復旧を忘れてスタックレベルずれを起
している時にザブルーチン復帰を行ってプログラムが暴
走するのを検出できるので従来のプログラム暴走検出方
式と組み合わせて、より完全なプログラム暴走検出を行
うことができ、プログラム又はデータの破壊を未然に防
ぐ効果がある。
退避後、レジスタ復旧を忘れてスタックレベルずれを起
している時にザブルーチン復帰を行ってプログラムが暴
走するのを検出できるので従来のプログラム暴走検出方
式と組み合わせて、より完全なプログラム暴走検出を行
うことができ、プログラム又はデータの破壊を未然に防
ぐ効果がある。
図は本発明による実施例のブロック図である。
図において、１は中央処理ユニットＣＰＵ、２はアドレ
スバス、３．３′はデータバス、４はプログラムメモリ
、５はデータメモリ、６はスタックメモリ、７はフラグ
メモリ、８は命令復号化回路、９は゛°０″書込み回路
、１０は゛１″書込み回路、１１はフラグ読出し回路、
１２はチェック回路、１３は時間パルス発生回路である
。
スバス、３．３′はデータバス、４はプログラムメモリ
、５はデータメモリ、６はスタックメモリ、７はフラグ
メモリ、８は命令復号化回路、９は゛°０″書込み回路
、１０は゛１″書込み回路、１１はフラグ読出し回路、
１２はチェック回路、１３は時間パルス発生回路である
。
Claims (1)
- スタック方式によりサブルーチンの復帰アドレス退避及
びサブルーチンで使用するレジスフ内容退避の機能の有
る中央処理ユニットを搭載している処理装置において、
退避した内容がサブルーチンの復帰アドレスかサブルー
チンで使用するレジスタ内容かを識別するプログラム識
別フラグをスタック領域に設けて処理の実行状態を監視
することを特徴とするプログラム暴走検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172408A JPS6063646A (ja) | 1983-09-19 | 1983-09-19 | プログラム暴走検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172408A JPS6063646A (ja) | 1983-09-19 | 1983-09-19 | プログラム暴走検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063646A true JPS6063646A (ja) | 1985-04-12 |
Family
ID=15941399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172408A Pending JPS6063646A (ja) | 1983-09-19 | 1983-09-19 | プログラム暴走検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063646A (ja) |
-
1983
- 1983-09-19 JP JP58172408A patent/JPS6063646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009435A (ko) | 프로그램된 디바이스의 동작 조종 방법 및 장치 | |
| JPH0668735B2 (ja) | キヤツシユメモリ− | |
| JPH0345407B2 (ja) | ||
| JPS63293639A (ja) | 順序正しくないフエツチをモニタするための装置 | |
| KR930003400B1 (ko) | 마이크로 프로세서용 상태 레지스터 장치 | |
| JPS6063646A (ja) | プログラム暴走検出方式 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| JPH0690683B2 (ja) | マルチプロセッサシステムの障害処理方式 | |
| JP2636101B2 (ja) | デバッグ支援装置 | |
| JP2001306411A (ja) | 情報処理装置及び情報処理方法 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPH0548498B2 (ja) | ||
| JPH01309159A (ja) | マルチポートメモリ | |
| JPH05165658A (ja) | 情報処理システム | |
| JPS5622281A (en) | Buffer memory control system | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH0492942A (ja) | 主記憶装置 | |
| JPS62280936A (ja) | 暴走検出方法 | |
| JPS6057439A (ja) | スタツクあふれ検出装置 | |
| JPS6228836A (ja) | 誤書込み防止回路 | |
| JPH05189997A (ja) | メモリ障害検出機構 | |
| JPH0452742A (ja) | 記憶装置異常検出回路 | |
| JPH0230060B2 (ja) | ||
| JPH04278662A (ja) | マルチプロセッサシステム | |
| JPS63298515A (ja) | 半導体メモリカ−トリツジの制御装置 |