JPS6061832A - 演算制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 装置に係り、特にアセンブラ命令でプログラムする演算
制御装置に関する。

〔発明の背景〕

従来のマイクロコンピュータシステムでは、プログラム
を作成する際、まずアセンブリ言語でソースプログラム
を作成してメモリに記憶し、そのソースプログラムをア
センブルしてマシンコードのプログラムであるオブジェ
クトプログラムを作り他のメモリに記憶する。マイクロ
コンピュータの演算は、このオブジェクトプログラムで
行なわれる。この構成では、１つのプログラムを作るの
に、ソースプログラムとオブジェクトプログラムの２種
類のプログラムが必要であるため、プログラムの管理が
複雑になるとともに、これらそれぞれを記憶するために
大容量のメモリを要するという欠点があった。

ここでソースプログラムはプログラムの内容を変更・修
正するために記憶されているものである０すなわちプロ
グラムに変更を加える場合には、ソ更されたソースプロ
グラムをアセンブルしてマシンコードのオブジェクトプ
ログラムに変換される。

〔発明の目的〕

本発明の目的は、ソースプログラムを記憶するメモリを
不要として、メモリ容量を少なくするものである。

〔発明の概要〕

本発明は機械語のオブジェクトプログラムを記憶するメ
インメモリ、オブジェクトプログラムの各バイトの種類
を示す判別フラグを記憶するフラグメモリ、フラグメモ
リの内容を受けてオブジェクトプログラムの各ビットの
種類を検知する検知装置を備えて、オブジェクトプログ
ラムの逆アセンブルされたバイトが何の種類であるか否
かを検出することにより少ないメモリでオブジェクトプ
ログラムの任意の部分を逆アセンブル可能としたもので
ある。

〔発明の実施例〕

本発明の実施例のブロック図を第１図、第２図に示す。

プログラム例を第３図、第４図に示す。

第１図において、１はＣＰＵ　（中央演算処理装置）で
あると共に他の素子（後述）を備えた演算装置、２は演
算を実行するときのオブジェクトプログラムを記憶する
メインメモリ、３はフラグメモリで、オブジェクトプロ
グラムの各バイトのフラグコードな記憶する。４はアセ
ンブリ言語でプログラム入力、フラグコードの入力およ
びプログラムの逆アセンブリ指令や修正を行うプログラ
ミング装置である。

演算装置２内には、ＣＰＨの他にプログラミング装ｗ４
からのアセンブル言語を受けて機械語に変便し、メイン
メモリ２に記憶するアセンブラ。

メインメモリ２内に記憶された機械語をアセンブラ言語
に変換する逆アセンブラ６、フラグメモリ６内のフラグ
コードな検知する検知装置７を内蔵している。

マイクロプロセッサを載せた０ＰＵ１は、プログラミン
グ装置２から送られてくるアセンブリ言語のプログラム
をアセンブルし、ラベル以外のプログラムをマシンコー
ドに直してプログラムメモリに書き込む。この際、ラベ
ル／プログラムフラグ（ＬＢ／ＰＲフラグ）、オペコー
ド／オペランドフラグ（Ｏｐｌｏ　Ｐ　Ｒフラグ）は下
記の法則でプログラミング装置からセットする。

第３図（書込時プログラム）中 ＬＢ／’ＰＲフラグ０ｐ１０ＰＲフラグ■　オペコード
・・・・・・・・・　０１■　オペランド・・・・・・
・・・　００■　ジャンプ、ブラ ンチ命令の分岐先 アドレス・・・・・・・・・・・・・・・　１１■　ラ
ベルをバイパ スするブランチ命 令・・・・・・・・・・・・・・・・・・・・・・・・
　１１このプログラムを読み出した場合、オペコードと
オペランドを区別できるため、ラベルでなくプログラム
中の任意の部分を指定しても逆アセンブル可能である。

書込まれたプログラムを実行するには、ジャンプ命令や
ブランチ命令の分岐先ラベルを絶対番地や相対番地の物
理アドレスに変換しなければならない。このアセンブル
の動作は、再度プログラミング装置４からの指令で行な
われる０このアセンブル後のプログラムを第４図（アセ
ンブル後プログラム）に示す。アセンブル後は、ジャン
プ命令、ブランチ命令の分岐先ラベルのＬＢ／ＰＲフラ
グ、ＯＰ　／　ＯＰ　Ｒフラグは下記のように変えられ
る。

ＬＢ／’ＰＲフラグ０Ｆ１０ＰＲフラグジャンプ命令、 ブランチ命令の分 枝先アドレス・・・・・・・・・　１０なお、アセンブ
ル前の分岐先ラベルと、アセンブル後の分岐先物理アド
レスはバイト数が異なるため、アセンブル後に余ったメ
モリはＮＯＰ命令に置きかえる。

このアセンブル後のプログラムも任意の部分をとり出し
て逆アセンブル可能である。ジャンプ命令、ブランチ命
令の分岐先はその物理アドレスから分岐先のラベル火み
つげ出すことができる。

逆アセンブラの実際の動作を説明すると第２図のように
なる。すなわち、プログラミング装置４からの指令によ
りメインメモリ２から機械語からなるオブジェクトプロ
グラムを読出す。このとき同時にフラグメモリ３からも
上記オブジェクトプログラムの各ビットの読出しに同期
して、そのビットの７ラグコードが読出され逆アセンブ
ラ６に印加される。逆アセンブラ６はこのフラグコード
ニヨって逆アセンブル動作が制御され、オブジェクトプ
ログラムの必要な部分のみが逆アセンブルされる。逆ア
センブルされたものは演算器８を経由して再度、メイン
メモリ２に記憶される。従ってメインメモリ２には逆ア
センブルされたものが記憶され、適当な表示手段によっ
て見えるようにすれば、プログラムの修正を容易に行う
ことができる。

上記のようにして修正された後は、第２図で逆アセンブ
ラ６をアセンブラ５におき変えたブロック図（図示せず
）を用いて、再びメインメモリ２内のプログラムをアセ
ンブルし、そのアセンブルしたプログラム内容をメイン
メモリ２内に戻して、メインメモリ２内を機械語におき
変える。

本実施例によれば、オブジェクトプログラムの任意の部
分を指定しても逆アセンブル可能であるため、ソースプ
ログラムが不要となる効果がある。

〔発明の効果〕

本発明によれば、マイクロコンピュータのオブジェクト
プログラムから逆アセンブル可能なためソースプログラ
ムが不要になりメモリの容量を減らすことができる。

【図面の簡単な説明】

第１図は本発明実施例のブロック図、第２図は逆アセン
ブル動作の説明用ブロック図、第３図は書込時プログラ
ムの説明図、第４図はアセンブル後プログラムの説明図
である。 １：演算装置、２：メインメモリ、３：フラグメモリ、
４：プログラミンク装置、５：アセンブ第　１　図

Claims (1)

【特許請求の範囲】
1. 演算装置１機械語のオブジェクトプログラムを記憶する
   メインメモリ、オブジェクトプログラムの各単位の７ラ
   グコードを記憶するフラグメモ１ハブログラム書込時に
   上記演算装置を介して上記メインメモリとフラグメモリ
   にそれぞれプログラムと７ラグコードを書込むプログラ
   ミング装置を備え、上記演算装置は、プログラミング装
   置から入力されたアセンブラ言語を機械語のオブジェク
   トプログラムに変換するアセンブラと、このプログラム
   をアセンブラ言語に変換する逆アセンブラを有すると共
   に、上記フラグメモリの内容を受けてオブジェクトプロ
   グラムの逆アセンブラされた部分のフラグを検出する検
   出装器を有してなる演算制御装置。