JPS63271530A - 命令実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図）゛作用 実施例 （ａ）一実施例の説明（第２図、第３図）（ｂ）他の実
施例の説明（第４図） （Ｃ）別の実施例の説明 発明の効果 〔概要〕 プログラムメモリの命令コードをプログラムカウンタの
アドレスに従って命令フェッチレジスタに読込んでから
命令実行部へ与える命令実行制御方式において、命令コ
ードに冗長命令か否かの冗長表示ビットを設は且つ、冗
長命令を実行するか否かの制御フラグと、冗長表示ビッ
トと制御フラグから冗長命令の実行制御を行う実行制御
部とを設けることによって、プログラム中に埋め込まれ
た冗長命令の実行回避を行うものである。

〔産業上の利用分野〕

本発明は、プロセッサにおけるプログラム中の命令を実
行するか否か制御する命令実行制御方式に関し、特にプ
ログラム中に埋め込まれた冗長命令の実行可否を判定す
る命令実行制御方式に関する。

近年プロセッサのプログラムの実行効率向上が求められ
ているとともに、プログラムは種々の機能実現のため益
々複雑化しつつある。

このような複雑なプログラムを効率良く実行することが
求められている。

〔従来の技術〕

一般に、プログラムは障害診断、調査、プログラム開発
、検証中のチェック等のための通常処理では必要のない
ルーチン又はプログラムを含んでいる。

例えば、プロセッサ（ＣＰ　Ｕ）の診断、調査のため調
査用機器（トレーサ等）、オプション装置（キャッシュ
メモリ等）が接続される場合があり、このためプログラ
ムにはこれらのデバイスのためのドライバープログラム
が含まれている。

そして、通常処理実行中にそれらのデバイスが接続され
ているかどうかのチェックを実行し、接続されている場
合はドライバープログラムを実行し、接続してない場合
はこれらの部分はバイパスされる。

同様に、プログラムの開発、検証等におけるチェックル
ーチンにおいても同様の動作が行われる。

このような場合これらの機器デバイスが接続されていな
い又はチェックの必要のない通常の実行動作においては
、この部分は、たとえデバイスの接続チェックであって
も冗長なものであり、係る場合に冗長処理の埋め込まれ
たプログラムの実行はプログラムの実行時間を増大させ
る。

このため、従来は、通常処理用プログラムとは別に、こ
れらの機器のドライバープログラム等を含むプログラム
を用意し、機器を接続する場合や、チェックを行う場合
にはプログラムを入れ換えるようにしていた。

〔発明が解決しようとする問題点〕

しかしながら、係る従来技術では、稼動中のシステムに
は適用できないという問題がある他に、プログラムを２
つ用意しなければならず且ついずれのプログラムを実行
しているかの管理も必要となるという問題も生じていた
。

本発明は、プログラムの入れ換えを行わなくても冗長処
理を含むプログラムの実行速度を向上することのできる
命令実行制御方式を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図である。

図中、ｌはＣＰＵ　（プロセッサユニット）であり、命
令コードがフェッチされる命令フェッチ部１ａと、命令
コードの示す命令を実行する命令実行部１ｂとを有して
おり、２はプログラムメモリであり、一連の命令コード
を羅列したプログラムを格納するものである。

命令フェッチ部１ａにはプログラムメモリ２の命令コー
ドを読み出すためのプログラムカウンタ１０と、読み出
した命令コードをフェッチする命令フェッチレジスタ１
１と、冗長命令を実行するか否かを制御する制御フラグ
格納部１２と、フェッチされた命令コードの冗長表示ビ
ットＧと制御フラグＣから、命令コードを命令実行部１
ｂに与えるか否かを制御する実行制御部１３が設けられ
ている。

尚、１４はゲートであり、命令コードを命令実行部１ｂ
へ与えるためのもの、１５はインバータであり、実行制
御部１３の信号でプログラムカウンタ１０を歩進させる
ものである。

【作用〕 本発明では、命令コード中に、当該命令が冗長命令であ
るか否かを表示する冗長表示ピッｌ−Ｇを設けることに
よって、プログラム中のデバッグ、オプション用等の冗
長命令を識別できるようにしている。

そしてこの冗長命令を実行するか否かは、外部からセッ
トされる格納部１２の制御フラグＣと、実行制御部１３
によって決定される。

従って、冗長命令を実行しない場合には、その命令コー
ドはフェッチ動作だけで終了し、命令実行部１ｂへ与え
られないから、冗長命令が埋め込まれたプログラムでも
、プログラム中の冗長命令の実行が自動回避され、プロ
グラムの実行速度が向上する。

〔実施例〕

（ａ）一実施例の説明 第２図は本発明の一実施例構成図である。

図中、第１図で示したものと同一のものは同一の記号で
示してあり、３ａはオプション機器であり、例えばキャ
ッシュメモリやトレーサ、３ｂはオペレータスイッチで
あり、冗長命令の実行を指示するものである。

この実施例では、命令コード内に複数ｎヶの冗長表示ビ
ン）Ｇｌ〜Ｇｎが設けられ、実行制御する条件もｎヶ設
けられており、実行制御フラグレジスタ１２に係るｎヶ
の実行制御フラグＣ１−Ｃｎがセットできるようになっ
ている。

例えば、プログラム中のオプション機器用の冗長命令に
は、冗長表示ビットＧ１をＯＮとしておき、冗長表示ビ
ットＧｌがＯＮになっている冗長命令は、実行制御フラ
グレジスタ１２の実行制御フラグＣ１がオンになってい
る場合（即ち、外部のオプション機器３ａが接続された
場合）のみ実行制御部１３がゲー）１４を開き、当該命
令コードを命令実行部１ｂに与えて、実行せしめる。

逆に、実行制御フラグＣ１がオフになっている場合（外
部のオプション機器３ａが接続されていない場合）には
、実行制御部１３はゲート１４を閉じ、インバータ１５
を介しプログラムカウンタｌＯの内容を＋１加算部１０
ａで「十ｌ」インクリメントし、次のアドレスの命令コ
ードを呼び出させる。

この実行制御フラグ０１〜Ｃｎは、オプション機器３ａ
の接続、オペレータスイッチ３ｂの操作等の外部要因及
び通常プログラムが自己診断機能を起動する場合のよう
な内部ソフトウェア命令によってセットされる。

一方、冗長命令でない通常命令では冗長表示ビットＧｌ
−Ｇｎがオフであるから、通常通り、ゲート１４を介し
命令コードが命令実行部１ｂへ与えられ、命令の実行が
行われ、プログラムカウンタｌＯは命令実行部１ｂより
制御される。

第３図は本発明の詳細な説明図であり、係る冗長命令が
埋め込まれたプログラムの一例を示している。

第３図（Ａ）のプログラムＡにおいては、通常処理ルー
チン中の「＊」を付した部分は冗長な命令であり、デバ
イスが接続されているかどうかをテストし、接続されて
いれば機器ドライバープログラム（デバイスドライブル
ーチン）に分岐するためのものである。

そこで、この部分は設計時に開発者によってマークされ
、コンパイラ等の言語処理過程において冗長命令となる
、即ち冗長表示ビットをオンするよう設定する。

従って、第２図の構成によりこの命令は、通常に実行さ
れず、デバイスが接続され、実行制御フラグがＯＮとな
ることによって実行され、機能する。

又、第３図（Ｂ）のプログラムモジュールＢにおいては
、「＊」を付した部分は、入力が限界値内に在るかどう
かを調べる処理である。プログラムモジュールＢへの入
力値が保証されている場合これらの処理は冗長なものと
考えられる。

そこで、この部分は冗長命令とし、同様に冗長表示ビッ
トがオンとなるように設定する。

そして、このプログラムモジュールへ入力を行う他のプ
ログラムモジュールのデバッグ時には、オペレータが実
行制御フラグをＯＮにすることにより機能させることが
できる。

（ｂ）他の実施例の説明 第４図は本発明の他の実施例構成図である。

図中、第１図及び第２図で示したものと同一のものは同
一の記号で示してあり、１６は命令先読みバッファであ
り、ゲート１４を介する命令コードを複数蓄えられるも
のである。

この実施例では、命令先読みバッファ１６を設けること
によって命令フェッチと命令実行がパイプライン処理さ
れるように構成されている。

このような構成のものでは、いくつかの冗長命令が連続
してフェッチされる場合でも、命令実行部１ｂが動作待
ちとなることが少なく、冗長命令の実行制御の効果が顕
著である。

即ち、命令実行部１ｂは、係る冗長命令は殆ど意識され
ない。

（ｃ）別の実施例の説明 上述の実施例の他に、プログラムの各所に設定された障
害切り分は機能（障害発生時の障害原因判断機能）を障
害を検出したソフトウェア又はハードウェアが対応する
制御フラグをオン（ＯＮ）にすることによって起動する
こともできる。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、プログラムに埋め
込まれた冗長部分は、通常処理や通常機器構成等の不必
要な場合に、ハードウェアによって自動的に実行過程か
らはずされるので、プログラム実行時間の短縮が可能と
なるという効果を奏する。

又、逆にオペレータの指示や、機器状態の変化等によっ
て、必要な冗長部分が自動的にその実行過程に取り込ま
れるという効果も奏し、デバッグ作業や障害調査等の効
率向上に有効である。

更に、プログラム開発過程で通常処理とそれ以外の処理
が明確に区別されるため、プログラム記述、保守作業を
容易にするという効果も奏する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は本発明の詳細な説明図、 第４図は本発明の他の実施例構成図である。 図中、ｌ−・ＣＰＵ　（プロセッサ）、２−・−プログ
ラムメモリ、 ｌａ−・命令フェッチ部、 １ｂ−・−命令実行部、　　′ １０−プログラムカウンタ、 １１−・・命令フェッチレジスタ、 １２・−・制御フラグ格納部、 １３−・−・実行制御部。

Claims (1)

1. 【特許請求の範囲】 命令フェッチ部（１ａ）のプログラムカウンタ（１０）
   によってプログラムメモリ（２）の命令コードを命令フ
   ェッチレジスタ（１１）に読み出した後、命令実行部（
   １ｂ）に与えて当該命令コードの実行を行う命令実行制
   御方式において、当該命令コード中に当該命令が冗長命
   令であるか否かを表示する冗長表示ビットを設けるとと
   もに、 該命令フェッチ部（１ａ）に、冗長命令を実行するか否
   かを制御する制御フラグの格納部（１２）と、 該命令フェッチレジスタ（１１）に読み込まれた命令コ
   ードの冗長表示ビットと該制御フラグとから、該命令コ
   ードを該命令実行部（１ｂ）に与えるか否かを制御する
   実行制御部（１３）とを設けたことを 特徴とする命令実行制御方式。