JPS6057229B2 - 電荷結合装置の製造方法 - Google Patents
電荷結合装置の製造方法Info
- Publication number
- JPS6057229B2 JPS6057229B2 JP53143091A JP14309178A JPS6057229B2 JP S6057229 B2 JPS6057229 B2 JP S6057229B2 JP 53143091 A JP53143091 A JP 53143091A JP 14309178 A JP14309178 A JP 14309178A JP S6057229 B2 JPS6057229 B2 JP S6057229B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- charge
- coupled device
- conductor layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は電荷結合装置の製造方法のうち、電極形成法の
改良に関する。
改良に関する。
電荷結合装置（以下ＣＣＤと称する）は周知の如く電極
に二相又は三相の電圧を印加して電荷を順次転送せしめ
る装置で、シフトレジスターやイメージセンサーなどに
近年盛んに使用されるようになつているが、転送効率を
良くして、電荷情報ビット当りの面積を小さくするため
、色々の電極構造や形成法が提案されている。
に二相又は三相の電圧を印加して電荷を順次転送せしめ
る装置で、シフトレジスターやイメージセンサーなどに
近年盛んに使用されるようになつているが、転送効率を
良くして、電荷情報ビット当りの面積を小さくするため
、色々の電極構造や形成法が提案されている。
第１図はこれらの点を考慮して作成された代表的な電極
構造で、シリコン基板１の表面のゲート酸化絶縁膜２上
に、第１層の電極３と第２層の電極４とが酸化絶縁膜５
を介して重畳して形成されている。
構造で、シリコン基板１の表面のゲート酸化絶縁膜２上
に、第１層の電極３と第２層の電極４とが酸化絶縁膜５
を介して重畳して形成されている。
該電極構造は上記の如く従来よりも転送効率も良く且つ
面積も小さくなつているが、未だ不充分であり例えば第
１層の電極３の巾はマスクとして作成することが可能な
最小パターン巾Ｆとマスク合せ精度Ｒを考慮してＦ＋訳
より小さな電極巾に形成することはできない。又、重畳
構造のためオーバラップ部分の寄生容量があり高速動作
を阻害すると共に電極形成工程が煩雑である。本発明は
かかる欠点をなくして、一層高集積化せしめたＣＣＤの
電極を形成せしめることを目的とし、電極となるべき導
電体層の上面にフォトレジスト膜を塗布し、マスク合せ
を行ない、そして露光量を加減することによりレジスト
パターンの周加にひさし部分を形成せしめる様に露光並
びに現像を行なう工程、次いでその上面に金属薄膜を被
着せしめ、上記のひさし部分の導電体層をプラズマエッ
チング法によりエッチング除去を行なう工程を含み、こ
の様にして微小巾の電極を微小間隔で並列に形成せしめ
ることを特徴とするものである。以下、本発明を実施例
を参照して詳細に説明すＪると、第２図はその工程順の
断面図である。
面積も小さくなつているが、未だ不充分であり例えば第
１層の電極３の巾はマスクとして作成することが可能な
最小パターン巾Ｆとマスク合せ精度Ｒを考慮してＦ＋訳
より小さな電極巾に形成することはできない。又、重畳
構造のためオーバラップ部分の寄生容量があり高速動作
を阻害すると共に電極形成工程が煩雑である。本発明は
かかる欠点をなくして、一層高集積化せしめたＣＣＤの
電極を形成せしめることを目的とし、電極となるべき導
電体層の上面にフォトレジスト膜を塗布し、マスク合せ
を行ない、そして露光量を加減することによりレジスト
パターンの周加にひさし部分を形成せしめる様に露光並
びに現像を行なう工程、次いでその上面に金属薄膜を被
着せしめ、上記のひさし部分の導電体層をプラズマエッ
チング法によりエッチング除去を行なう工程を含み、こ
の様にして微小巾の電極を微小間隔で並列に形成せしめ
ることを特徴とするものである。以下、本発明を実施例
を参照して詳細に説明すＪると、第２図はその工程順の
断面図である。
第２図ａに示す如く、シリコン基板１の表面に酸化シリ
コンからなるゲート絶縁膜２を生成せしめ、該ゲート絶
縁膜上に気相成長法を用いて４００Ａ程度の厚さの多結
晶シリコン導電体層１０を形丁成する。そして、この多
結晶シリコン導電体層の上面にポジテブレジスト１１を
塗布する。次に第２図をに示す如く、マスクとして作成
することが可能な最小パターン巾を形成せしめたフオツ
トマスクを用いて、マスク合せを行ない、且つ露光時間
及び照射度を充分に過度にした露光を行ない、細心の取
扱いをして現像すると、３ｐｍ程度のパターン巾をもつ
レジスト・パターン１「が形成されると共に、その周縁
には約２０００Ａのひさし部分１２ができる。次に第２
図Ｃに示す如く、アルミニウムをその上面に蒸着せしめ
ると、アルミニウム薄膜層１３がレジスト・パターン１
「の上面及びそのパターン間の多結晶シリコン導電体層
の上面に被着するが、ひさし部分１２の直下の約２００
０入巾の多結晶シリコン導電体層には被着しない。次に
第２図ｄに示す如く、フレオンガスを用いてプラズマエ
ッチング法を適用せしめることによりひさし部分１２の
直下のアルミニウム薄膜層が被着ｔない部分の多結晶シ
リコン導電体層がエッチング除去される。
コンからなるゲート絶縁膜２を生成せしめ、該ゲート絶
縁膜上に気相成長法を用いて４００Ａ程度の厚さの多結
晶シリコン導電体層１０を形丁成する。そして、この多
結晶シリコン導電体層の上面にポジテブレジスト１１を
塗布する。次に第２図をに示す如く、マスクとして作成
することが可能な最小パターン巾を形成せしめたフオツ
トマスクを用いて、マスク合せを行ない、且つ露光時間
及び照射度を充分に過度にした露光を行ない、細心の取
扱いをして現像すると、３ｐｍ程度のパターン巾をもつ
レジスト・パターン１「が形成されると共に、その周縁
には約２０００Ａのひさし部分１２ができる。次に第２
図Ｃに示す如く、アルミニウムをその上面に蒸着せしめ
ると、アルミニウム薄膜層１３がレジスト・パターン１
「の上面及びそのパターン間の多結晶シリコン導電体層
の上面に被着するが、ひさし部分１２の直下の約２００
０入巾の多結晶シリコン導電体層には被着しない。次に
第２図ｄに示す如く、フレオンガスを用いてプラズマエ
ッチング法を適用せしめることによりひさし部分１２の
直下のアルミニウム薄膜層が被着ｔない部分の多結晶シ
リコン導電体層がエッチング除去される。
そして、上面に被着形成せしめたアルミニウム薄膜層１
３及びレジストパターン１「をエッチング除去して、第
２図ｅに示す如く、ゲート絶縁膜２上に並列に形成され
た多結晶シリコン電極１０″を得ることができる。
３及びレジストパターン１「をエッチング除去して、第
２図ｅに示す如く、ゲート絶縁膜２上に並列に形成され
た多結晶シリコン電極１０″を得ることができる。
この様にして形成された電極はマスクとして作成するこ
とが可能な最小パターン巾Ｆ（上記の実施例では３μｍ
である）のみとすることが出来るので、前述の従来の電
極形成方法では電極巾がＦ十水であつたのに比べて、更
に高集積化することができる。
とが可能な最小パターン巾Ｆ（上記の実施例では３μｍ
である）のみとすることが出来るので、前述の従来の電
極形成方法では電極巾がＦ十水であつたのに比べて、更
に高集積化することができる。
そして従来の電極のようなオーバラップ部分の寄生容量
もなく高速動作が可能となる。以上の様に、本発明は従
来の方法よりも電荷情報ビット当りの面積は小さくして
高集積化できて、しかも高速動作が期待でき、形成工程
が簡単なすぐれたＣＣＤの電極形成法である。
もなく高速動作が可能となる。以上の様に、本発明は従
来の方法よりも電荷情報ビット当りの面積は小さくして
高集積化できて、しかも高速動作が期待でき、形成工程
が簡単なすぐれたＣＣＤの電極形成法である。
尚、上記の実施例では電極材料として多結晶シリコンを
用い、フォトレジストとしてポジテブレジストを用いた
が、その他の電極材料やレジストを用いても本発明を適
用できることは勿論である。
用い、フォトレジストとしてポジテブレジストを用いた
が、その他の電極材料やレジストを用いても本発明を適
用できることは勿論である。
第１図は電荷結合装置の従来の電極形成の断面図で、第
２図ａないし第２図ｅは本発明の工程順断面図てある。
２図ａないし第２図ｅは本発明の工程順断面図てある。
Claims (1)
- １ 電荷結合装置の電極を形成するに際し、電極となる
べき導電体層の上面にフォトレジスト膜を塗布し、マス
ク合せを行ない、そして露光量を加減することによりレ
ジストパターンの周縁にひさし部分を形成せしめる様に
露光並びに現像を行なう工程、次いで該レジストパター
ン上および該ひさし部分直下を除き露出した該導電体層
上に金属薄膜を被着せしめ、上記ひさし部分直下の露出
した導電体層をプラズマエッチング法によりエッチング
除去を行なう工程を含み、かくして微小巾の電極を微小
間隔で並列に形成せしめることを特徴とする電荷結合装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143091A JPS6057229B2 (ja) | 1978-11-20 | 1978-11-20 | 電荷結合装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143091A JPS6057229B2 (ja) | 1978-11-20 | 1978-11-20 | 電荷結合装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5568674A JPS5568674A (en) | 1980-05-23 |
| JPS6057229B2 true JPS6057229B2 (ja) | 1985-12-13 |
Family
ID=15330694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53143091A Expired JPS6057229B2 (ja) | 1978-11-20 | 1978-11-20 | 電荷結合装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057229B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750465A (en) * | 1980-09-11 | 1982-03-24 | Fujitsu Ltd | Semiconductor memory device |
| JPS58142526A (ja) * | 1982-02-19 | 1983-08-24 | Comput Basic Mach Technol Res Assoc | 薄膜のパタ−ニング方法 |
-
1978
- 1978-11-20 JP JP53143091A patent/JPS6057229B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5568674A (en) | 1980-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JPS6057229B2 (ja) | 電荷結合装置の製造方法 | |
| JPH07105375B2 (ja) | 細い導体デバイスの製造方法 | |
| JPS6222463B2 (ja) | ||
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH0656858B2 (ja) | 電荷結合素子の製造方法 | |
| JPS63244882A (ja) | 電荷結合素子の製造方法 | |
| JPH04208572A (ja) | 半導体記憶装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| JP3140828B2 (ja) | 半導体装置の製造方法 | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR100219047B1 (ko) | 반도체 소자의 마스크 롬 제조방법 | |
| KR940016610A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPS61276371A (ja) | 半導体素子の製造方法 | |
| JPS60113473A (ja) | 半導体装置の製造方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPS6158257A (ja) | 半導体装置の製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS58218140A (ja) | 半導体装置の製造方法 | |
| JPS59117114A (ja) | 半導体装置の製造方法 | |
| JPS6252954B2 (ja) |