JPS6055905B2 - 位置決め用圧電素子制御装置 - Google Patents
位置決め用圧電素子制御装置Info
- Publication number
- JPS6055905B2 JPS6055905B2 JP54065701A JP6570179A JPS6055905B2 JP S6055905 B2 JPS6055905 B2 JP S6055905B2 JP 54065701 A JP54065701 A JP 54065701A JP 6570179 A JP6570179 A JP 6570179A JP S6055905 B2 JPS6055905 B2 JP S6055905B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control device
- piezoelectric element
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/56—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head support for the purpose of adjusting the position of the head relative to the record carrier, e.g. manual adjustment for azimuth correction or track centering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/16—Supporting the heads; Supporting the sockets for plug-in heads
- G11B21/24—Head support adjustments
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
- G11B5/588—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads
- G11B5/592—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads using bimorph elements supporting the heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0925—Electromechanical actuators for lens positioning
- G11B7/0937—Piezoelectric actuators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
Landscapes
- Control Of Position Or Direction (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
- Dc-Dc Converters (AREA)
- Moving Of The Head For Recording And Reproducing By Optical Means (AREA)
- Optical Recording Or Reproduction (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Electrically Driven Valve-Operating Means (AREA)
- Apparatuses For Generation Of Mechanical Vibrations (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は、特に情報トラックに対し記録および／または
再生素子を位置決めするため位置決め用圧電素子を制御
する装置に関するものである。
再生素子を位置決めするため位置決め用圧電素子を制御
する装置に関するものである。
位置決め用圧電素子は例えば記録および／または再生素
子の位置決めするためレコーダ（例えばテープまたは円
盤の形態の記録担体と共働する磁気式および光学式レコ
ーダ）において使用されフる。その場合、例えば圧電素
子が再生された信号から導出した制御信号の指令の下に
合体された記録および再生素子を位置決めするとき、圧
電素子が良好に規定された休止位置を占めることが望ま
しいという状態が生ずることがある。かかる状態門が生
ずる装置は本願人の別出願に記録されており、この装置
においては記録および再生素子の位置は記録時には制御
されず、この記録および再生素子が良好に規定された休
止位置を占めるようにする必要がある。圧電素子を休止
位置に位置させるため圧電素子の端子電圧を基準値に持
ち来たした場合、この休止位置はヒステリシス効果のた
め正しく期定されす、特に、圧電素子の端子電圧を基準
値に持ち来たすため圧電素子の端子間に供給される電圧
の大きさおよび極性、並にその場合に圧電素子の占める
位置に左右される。
子の位置決めするためレコーダ（例えばテープまたは円
盤の形態の記録担体と共働する磁気式および光学式レコ
ーダ）において使用されフる。その場合、例えば圧電素
子が再生された信号から導出した制御信号の指令の下に
合体された記録および再生素子を位置決めするとき、圧
電素子が良好に規定された休止位置を占めることが望ま
しいという状態が生ずることがある。かかる状態門が生
ずる装置は本願人の別出願に記録されており、この装置
においては記録および再生素子の位置は記録時には制御
されず、この記録および再生素子が良好に規定された休
止位置を占めるようにする必要がある。圧電素子を休止
位置に位置させるため圧電素子の端子電圧を基準値に持
ち来たした場合、この休止位置はヒステリシス効果のた
め正しく期定されす、特に、圧電素子の端子電圧を基準
値に持ち来たすため圧電素子の端子間に供給される電圧
の大きさおよび極性、並にその場合に圧電素子の占める
位置に左右される。
本発明の目的は、良好に期定された休止位置を得ること
ができる上述した形式の位置決め用圧電素子制御装置を
提供するにある。
ができる上述した形式の位置決め用圧電素子制御装置を
提供するにある。
本発明の制御装置は、振幅か時間の関数として減少する
電気振動を発生する回路配置を設け、該回路配置により
前記電気振動を前記圧電素子に適切に供給して前記電気
振動の終了時に前記圧電素子の端子電圧が良好に期定さ
れた基準値となるようにし、前記電気振動が前記基準値
の周りを対称形態で変化するよう構成したことを特徴と
する。
電気振動を発生する回路配置を設け、該回路配置により
前記電気振動を前記圧電素子に適切に供給して前記電気
振動の終了時に前記圧電素子の端子電圧が良好に期定さ
れた基準値となるようにし、前記電気振動が前記基準値
の周りを対称形態で変化するよう構成したことを特徴と
する。
圧電素子の端子電圧は振動しながら基準値に持ち来たさ
れるので、圧電素子の最終的な休止位置に対するヒステ
リシスの影響が除去される。本発明の実施例においては
、前記回路配置が前記圧電素子をキャパシタンスとして
含む共振回路を備え、前記回路配置に供給する電圧を時
間の関数として減少させる第１装置を設けて、前記電気
振動の振幅を時間の関数として減少させるよう構成した
ことを特徴とする。更にこの実施例は共振回路につき、
前記共振回路が１次巻線および２次巻線を有する変成器
を備え、前記圧電素子は第１スイッチング装置を介し前
記２次巻線と並列に接続し、前記電気振動の開ｊ始に先
立ち前記第１スイッチング装置を閉成する第１装置を設
けたことを特徴とする。
れるので、圧電素子の最終的な休止位置に対するヒステ
リシスの影響が除去される。本発明の実施例においては
、前記回路配置が前記圧電素子をキャパシタンスとして
含む共振回路を備え、前記回路配置に供給する電圧を時
間の関数として減少させる第１装置を設けて、前記電気
振動の振幅を時間の関数として減少させるよう構成した
ことを特徴とする。更にこの実施例は共振回路につき、
前記共振回路が１次巻線および２次巻線を有する変成器
を備え、前記圧電素子は第１スイッチング装置を介し前
記２次巻線と並列に接続し、前記電気振動の開ｊ始に先
立ち前記第１スイッチング装置を閉成する第１装置を設
けたことを特徴とする。
前記共振回路において電気振動を簡単な態様で得るため
この実施例は前記１次巻線が第１接続路を介し第１電源
端子に接続する中間タップを有１し、前記１次巻線の一
端を第１トランジスタのコレクタに接続し、かつ前記１
次巻線の他端を第２トランジスタのコレクタに接続し、
前記第１および第２トランジスタエミッタを第２接続路
を介し第２電源端子に接続し、前記第１トランジスタの
１ベースを前記第２トランジスタのコレクタに負帰還接
続し、かつ前記第２トランジスタのベースを前記第１ト
ランジスタのコレクタに負帰還接続し、前記電気振動を
開始させる第２装置を設けたことを特徴とする。
この実施例は前記１次巻線が第１接続路を介し第１電源
端子に接続する中間タップを有１し、前記１次巻線の一
端を第１トランジスタのコレクタに接続し、かつ前記１
次巻線の他端を第２トランジスタのコレクタに接続し、
前記第１および第２トランジスタエミッタを第２接続路
を介し第２電源端子に接続し、前記第１トランジスタの
１ベースを前記第２トランジスタのコレクタに負帰還接
続し、かつ前記第２トランジスタのベースを前記第１ト
ランジスタのコレクタに負帰還接続し、前記電気振動を
開始させる第２装置を設けたことを特徴とする。
；その場合前記第１お
よび第２トランジスタは、変成器および圧電素子のキャ
パシタンスを含む共振回路と共にマルチバイブレータと
して作動することができる。また前記第１および第２ト
ランジスタはスイッチとして作動し、このスイッチによ
り変成器を介し圧電素子からまたは圧電素子への電流を
転送することができ、これについては本願人の別出願に
記載されている。
よび第２トランジスタは、変成器および圧電素子のキャ
パシタンスを含む共振回路と共にマルチバイブレータと
して作動することができる。また前記第１および第２ト
ランジスタはスイッチとして作動し、このスイッチによ
り変成器を介し圧電素子からまたは圧電素子への電流を
転送することができ、これについては本願人の別出願に
記載されている。
本発明の実施例を上記別出願および本発明の両方に使用
できるようにするため本発明の実施例は、前記第１およ
び第２トランジスタのベースを前記第１および第２制御
入力端子にそれぞれ接続し、前記第１および第２装置は
前記第１および第２制御入力端子に接続した出力端子を
有する第２回路で構成し、前記第２回路を切換えること
により前記出力端子は第１状態または第２状態となるこ
とができ、前記第１状態においては前記出力端子が比較
的低い出力インピーダンスを有し、かつ前記第１および
第２トランジスタのベースへ制御電圧を転送することが
でき、前記第２状態においては前記出力端子が比較的高
い出力ノ／゛イこピーダンスを有し？つてフローてプこ
グ状態となるので、前記第１および第２トランジスタの
ベースおよびコレクタ間で交さ結合負帰還作用が遂行さ
れ、電気振動が発生する構成としたことを特徴とする。
できるようにするため本発明の実施例は、前記第１およ
び第２トランジスタのベースを前記第１および第２制御
入力端子にそれぞれ接続し、前記第１および第２装置は
前記第１および第２制御入力端子に接続した出力端子を
有する第２回路で構成し、前記第２回路を切換えること
により前記出力端子は第１状態または第２状態となるこ
とができ、前記第１状態においては前記出力端子が比較
的低い出力インピーダンスを有し、かつ前記第１および
第２トランジスタのベースへ制御電圧を転送することが
でき、前記第２状態においては前記出力端子が比較的高
い出力ノ／゛イこピーダンスを有し？つてフローてプこ
グ状態となるので、前記第１および第２トランジスタの
ベースおよびコレクタ間で交さ結合負帰還作用が遂行さ
れ、電気振動が発生する構成としたことを特徴とする。
マルチバイブレータに供給する電圧を時間の関数として
減少させるため本発明の実施例は、第１装置が前記第１
または第２接続路に含まれるスイッチと、該スイッチに
おいて関連の電源端子とは反対側および他方接続路の間
に設けた緩衝コンデンサとを備え、前記スイッチが前記
電気信号の発生に際し開放されるよう構成したことを特
徴とする。
減少させるため本発明の実施例は、第１装置が前記第１
または第２接続路に含まれるスイッチと、該スイッチに
おいて関連の電源端子とは反対側および他方接続路の間
に設けた緩衝コンデンサとを備え、前記スイッチが前記
電気信号の発生に際し開放されるよう構成したことを特
徴とする。
スイッチが開放された場合、マルチバイブレータは緩衝
コンデンサから付勢されるので、前記マルチバイブレー
タに供給される電圧は時間の関数として減少する。
コンデンサから付勢されるので、前記マルチバイブレー
タに供給される電圧は時間の関数として減少する。
前記スイッチを第２回路によつても作動させるようにす
るため、前記スイッチが第３トランジスタを備え、その
コレクタを前記緩衝コンデンサに接続し、そのエミッタ
を前記スイッチと関連する電源端子に接続し、そのベー
スをインピーダンスを介し前記エミッタに接続しかつ前
記第２回路の出力端子に接続し、前記出力端子は前記第
１状態において前記第３トランジスタが導通するような
電圧を有する構成とすると有利である。
るため、前記スイッチが第３トランジスタを備え、その
コレクタを前記緩衝コンデンサに接続し、そのエミッタ
を前記スイッチと関連する電源端子に接続し、そのベー
スをインピーダンスを介し前記エミッタに接続しかつ前
記第２回路の出力端子に接続し、前記出力端子は前記第
１状態において前記第３トランジスタが導通するような
電圧を有する構成とすると有利である。
第１スイッチング装置については、前記第１スイッチン
グ装置が第１導電形の第４トランジスタおよび２導電形
の第５トランジスタを備え、前記第４および第５トラン
ジスタのエミッタを固定電圧点に接続し、コレクタ・エ
ミッタ通路を直列接続した前記２次巻線および圧電素子
と並列に接続ｊし、かつベースを前記第２回路の出力端
子に接続すると共にインピーダンスを介し所定電圧点に
接続して、前記第２回路の出力端子が前記第２状態にあ
る場合前記第４および第５トランジスタが導通するよう
構成すると有利である。
グ装置が第１導電形の第４トランジスタおよび２導電形
の第５トランジスタを備え、前記第４および第５トラン
ジスタのエミッタを固定電圧点に接続し、コレクタ・エ
ミッタ通路を直列接続した前記２次巻線および圧電素子
と並列に接続ｊし、かつベースを前記第２回路の出力端
子に接続すると共にインピーダンスを介し所定電圧点に
接続して、前記第２回路の出力端子が前記第２状態にあ
る場合前記第４および第５トランジスタが導通するよう
構成すると有利である。
夕 前記スイッチを出力端子が第２状態になつた後でも
作動させることができるようにするため、制御装置にお
いて、スイッチを設け、該スイッチの一側をＲＣ回路網
を介し前記第３トランジスタのベースに接続しかつ抵抗
を介し前記第３トランジ０スタのエミッタに接続し、該
スイッチの他側を固定電圧点に接続して、一前記スイッ
チが閉成された場合前記第３トランジスタが所定時間に
わたり導通するよう構成すると有利である。
作動させることができるようにするため、制御装置にお
いて、スイッチを設け、該スイッチの一側をＲＣ回路網
を介し前記第３トランジスタのベースに接続しかつ抵抗
を介し前記第３トランジ０スタのエミッタに接続し、該
スイッチの他側を固定電圧点に接続して、一前記スイッ
チが閉成された場合前記第３トランジスタが所定時間に
わたり導通するよう構成すると有利である。
図面につき本発明を説明する。
第１図は２つの信号の問の位相差の目安となるパルス状
信号を供給する装置を示す。
信号を供給する装置を示す。
この装置は圧電素子を制御するため増幅器の好適な実施
例と共に使用することができる。この好適な実施例では
このパルス状信号供給装置を使用して、テープの形態の
記録担体１に記録された信号に対する記録ヘッド２の位
置を制御する（“゜方位制御゛）。ヘッドのギャップの
位置が記録された信号と合致しない、即ちテープに対し
、信号を記録したヘッドのギャップと平行でない場合に
は、書込ヘッドからテープを介し読取ヘッドの信号転送
特性が悪影響を受ける。テープ１に記録された信号に対
する読取ヘッド２の位置を制御できるようにするため、
読取ヘッド２のギャップを２つの部分３および４に分割
し、これらの部分３および４には個別にコイル（図示せ
ず）を巻装し、これらの部分３および４は信号Ｓ１およ
びＳ２をそれぞれ供給する。
例と共に使用することができる。この好適な実施例では
このパルス状信号供給装置を使用して、テープの形態の
記録担体１に記録された信号に対する記録ヘッド２の位
置を制御する（“゜方位制御゛）。ヘッドのギャップの
位置が記録された信号と合致しない、即ちテープに対し
、信号を記録したヘッドのギャップと平行でない場合に
は、書込ヘッドからテープを介し読取ヘッドの信号転送
特性が悪影響を受ける。テープ１に記録された信号に対
する読取ヘッド２の位置を制御できるようにするため、
読取ヘッド２のギャップを２つの部分３および４に分割
し、これらの部分３および４には個別にコイル（図示せ
ず）を巻装し、これらの部分３および４は信号Ｓ１およ
びＳ２をそれぞれ供給する。
これらの信号Ｓ１およびＳ２は第２ａ図および第２ｂ図
にそれぞれ示し、本例では瞬時ちおよびＴ２において異
なる極性の位相差を有する。信号Ｓ１およびＳ２は回路
５および６に供給し、これら回路は例えば雑音の影響を
低減するため信号Ｓ１およびＳ２の品質を改善（クリー
ニング）し、方形波状出力信号■およびＳ４をそれぞれ
送出し、これら方形波出力信号は信一号Ｓ１およびＳ２
の零通過点とそれぞれ同期している。この方形波信号は
例えば信号Ｓ１およびＳ２を制限増幅器に供給すること
によつて得ることができる。これら方形波信号Ｓ，およ
びＳ４を第２ｃ図および第２ｂ図に示す。信号Ｓ３およ
びＳ４は回路７およ！び８に供給し、これら回路７およ
び８は信号Ｓ３およびＳ，の正方向零通過点と同期し、
即ち信号Ｓ１およびＳ２の正方向零通過点とも同期した
一定かつ同一持続時間のパルスを送出する。これら回路
７および８は例えは単安定マルチバイブレータとする３
か、または代案としてカウンタとすることができる。こ
れら回路７および８の出力信号ちおよびＳ６を第２ｅ図
および第２ｆ図に示す。信号■およびＳ６はインバータ
９および１０を介して反転信号Ｓ７およびＳ８に変換さ
れ、これら反転信号Ｓ７およびＳ８４・を第２ｇ図およ
び第２ｈ図に示す。信号Ｓ７およびＳ８はフリップフロ
ップ１１および１２の入力端子１３および１５に供給す
る一方、信号Ｓ６およびｊをフリップフロップ１１およ
び１２の入力端子１４および１６に供給する。フリップ
フロップ１１および１２は次のような形式のものとし、
即ち入力端子１４および１６における信号Ｓ６およびち
が低レベルにある場合出力端子１７および１８における
信号Ｓ９およびＳｌＯ（第２１図および第２ｊ図参照）
は低レベルにあり、入力端子１４および１６における信
号Ｓ６およびＳ５が高レベルにある場合には入力端子１
３および１５における信号Ｓ７およびＳ８の立上り縁に
当りその状態を変化する形式のものとする。フリップフ
ロップ１１および１２として入力端子１３および１５に
おける信号の立下り縁に当り状態の変化するものを使用
した場合にはインバータ９および１０を省略することが
できる。第２１図の例では、瞬時Ｔ４においては信号Ｓ
６・は低レベルにあるから、出力信号Ｓ，は瞬時Ｔ，に
おける信号Ｓ，の立上り縁に際して状態は変化しない。
瞬時（においては信号Ｓ９は信号Ｓ，の立上り縁に当り
低レベルから高レベルへ変化し、瞬時Ｔ８に信号Ｓ６が
再び低レベルになるとき高レベルから低レベルへ戻る。
かかる態様で信号Ｓ１およびＳ２の間の位相差に対応す
る持続時間を有するパルスが出力端子１７に生じ、この
パルスは信号Ｓ１がＳ２の位相に対し進相である場合の
み生ずる。同様な態様において信号Ｓ１がＳ２に対し遅
相の場合のみ出力端子１８にかかるパルスが発生する。
従つて、第１図の装置は信号Ｓ１およびＳ２の間の位相
差の目安、従つて記録された信号に対するベッド２の不
適正位置の目安となるパルスを発生する。第１図に示し
た装置の詳細は本願人の別出願に記載されている。第３
図は第１図の装置の出力信号を容量素子２９の両端間の
電圧に変換する装置を示し、この容量性素子は本例では
ヘッド２の位置決め用の圧電素子とする。第４図はかか
る圧電素子の実施例の構造を示す。
にそれぞれ示し、本例では瞬時ちおよびＴ２において異
なる極性の位相差を有する。信号Ｓ１およびＳ２は回路
５および６に供給し、これら回路は例えば雑音の影響を
低減するため信号Ｓ１およびＳ２の品質を改善（クリー
ニング）し、方形波状出力信号■およびＳ４をそれぞれ
送出し、これら方形波出力信号は信一号Ｓ１およびＳ２
の零通過点とそれぞれ同期している。この方形波信号は
例えば信号Ｓ１およびＳ２を制限増幅器に供給すること
によつて得ることができる。これら方形波信号Ｓ，およ
びＳ４を第２ｃ図および第２ｂ図に示す。信号Ｓ３およ
びＳ４は回路７およ！び８に供給し、これら回路７およ
び８は信号Ｓ３およびＳ，の正方向零通過点と同期し、
即ち信号Ｓ１およびＳ２の正方向零通過点とも同期した
一定かつ同一持続時間のパルスを送出する。これら回路
７および８は例えは単安定マルチバイブレータとする３
か、または代案としてカウンタとすることができる。こ
れら回路７および８の出力信号ちおよびＳ６を第２ｅ図
および第２ｆ図に示す。信号■およびＳ６はインバータ
９および１０を介して反転信号Ｓ７およびＳ８に変換さ
れ、これら反転信号Ｓ７およびＳ８４・を第２ｇ図およ
び第２ｈ図に示す。信号Ｓ７およびＳ８はフリップフロ
ップ１１および１２の入力端子１３および１５に供給す
る一方、信号Ｓ６およびｊをフリップフロップ１１およ
び１２の入力端子１４および１６に供給する。フリップ
フロップ１１および１２は次のような形式のものとし、
即ち入力端子１４および１６における信号Ｓ６およびち
が低レベルにある場合出力端子１７および１８における
信号Ｓ９およびＳｌＯ（第２１図および第２ｊ図参照）
は低レベルにあり、入力端子１４および１６における信
号Ｓ６およびＳ５が高レベルにある場合には入力端子１
３および１５における信号Ｓ７およびＳ８の立上り縁に
当りその状態を変化する形式のものとする。フリップフ
ロップ１１および１２として入力端子１３および１５に
おける信号の立下り縁に当り状態の変化するものを使用
した場合にはインバータ９および１０を省略することが
できる。第２１図の例では、瞬時Ｔ４においては信号Ｓ
６・は低レベルにあるから、出力信号Ｓ，は瞬時Ｔ，に
おける信号Ｓ，の立上り縁に際して状態は変化しない。
瞬時（においては信号Ｓ９は信号Ｓ，の立上り縁に当り
低レベルから高レベルへ変化し、瞬時Ｔ８に信号Ｓ６が
再び低レベルになるとき高レベルから低レベルへ戻る。
かかる態様で信号Ｓ１およびＳ２の間の位相差に対応す
る持続時間を有するパルスが出力端子１７に生じ、この
パルスは信号Ｓ１がＳ２の位相に対し進相である場合の
み生ずる。同様な態様において信号Ｓ１がＳ２に対し遅
相の場合のみ出力端子１８にかかるパルスが発生する。
従つて、第１図の装置は信号Ｓ１およびＳ２の間の位相
差の目安、従つて記録された信号に対するベッド２の不
適正位置の目安となるパルスを発生する。第１図に示し
た装置の詳細は本願人の別出願に記載されている。第３
図は第１図の装置の出力信号を容量素子２９の両端間の
電圧に変換する装置を示し、この容量性素子は本例では
ヘッド２の位置決め用の圧電素子とする。第４図はかか
る圧電素子の実施例の構造を示す。
本例の圧電素子は２個の圧電材料層３３および３４を備
え、これら圧電材料層は電界を加えると反対方向におい
て長さが変化するので偏向を生ずる。
え、これら圧電材料層は電界を加えると反対方向におい
て長さが変化するので偏向を生ずる。
これら圧電材料層３３および３４は共通電層３５上に配
設し、かつこの導電層３５とは反対側に電極３６および
３７を配設し、これら電極は端子３０および３１に接続
する。電気的見地からはこの圧電素子は端子３０および
３１の間でコンデンサ２９として作動する。第３図の装
置は２個の巻線半部２１および２２および電源端子２３
に接続した中間タップを有する１次巻線並に２次巻線２
４を含む変成器２０を備える。
設し、かつこの導電層３５とは反対側に電極３６および
３７を配設し、これら電極は端子３０および３１に接続
する。電気的見地からはこの圧電素子は端子３０および
３１の間でコンデンサ２９として作動する。第３図の装
置は２個の巻線半部２１および２２および電源端子２３
に接続した中間タップを有する１次巻線並に２次巻線２
４を含む変成器２０を備える。
２個の並列スイッチ２６および２７と直列の圧電素子２
９を２次巻線２４と並列接続する一方、１次巻線２１，
２２の一側をスイッチ２５を介しかつ他側をスイッチ２
８を介して電流源３２に接続する。
９を２次巻線２４と並列接続する一方、１次巻線２１，
２２の一側をスイッチ２５を介しかつ他側をスイッチ２
８を介して電流源３２に接続する。
スイッチ２５および２６は装置１９（例えば第１図に示
した装置）の出力端子１７における信号Ｓ９によつて作
動させ、かつスイッチ２７および２８は出力端子１８に
おける信号Ｓｌ。によつて作動させる。第３図の装置の
動作を例示するため、第５ａ図に信号Ｓ９の一例を示し
、第５ｂ図に信号Ｓｌ。
した装置）の出力端子１７における信号Ｓ９によつて作
動させ、かつスイッチ２７および２８は出力端子１８に
おける信号Ｓｌ。によつて作動させる。第３図の装置の
動作を例示するため、第５ａ図に信号Ｓ９の一例を示し
、第５ｂ図に信号Ｓｌ。
の一例を示し、第５ｃ図に信号Ｓ９およびＳｌＯに応動
する圧電素子２９の両端間の電圧Ｓｌｌの一例を示す。
第５図の瞬時らにおいては圧電素子２９の両端間に特定
電圧Ｖ。
する圧電素子２９の両端間の電圧Ｓｌｌの一例を示す。
第５図の瞬時らにおいては圧電素子２９の両端間に特定
電圧Ｖ。
が生ずる。瞬時ｔ１には出力端子１７にパルスが生じ、
スイッチ２５および２６が閉成され、電流源３２から電
源端子２３へ電流１が流れる。この電流は２次巻線２４
へ結合され、スイッチ２６を介し圧電素子２９のキャパ
シタンスを充電する。２次電流がＩ。
スイッチ２５および２６が閉成され、電流源３２から電
源端子２３へ電流１が流れる。この電流は２次巻線２４
へ結合され、スイッチ２６を介し圧電素子２９のキャパ
シタンスを充電する。２次電流がＩ。
、圧電素子２９のキャパシタンスがＣ１パルスの持続時
間がＴである場合、圧電素子２９の両端間の電圧は値Ｄ
Ｖ＝竪と共に増大し、例えばＴ＝１０−６秒、ＩＯ＝１
０ｒｒ］Ａ，Ｃ＝２．５ｒ１Ｆ′の場合、ＤＶ＝４■で
ある。瞬時Ｔ２において信号Ｓ９におけるパルスが終了
し、スイッチ２５および２６が開放され、従つてキャパ
シタンス２９の放電は停止する。信号Ｓ９におけるその
後の各パルス毎にキャパシタンス２９の端子間電圧Ｓｌ
ｌが更に増大する。瞬時ちには信号ＳｌＯにおけるパル
スが生じ、スイッチ２７および２８が閉成される。その
場合電流１が１次巻線２１，２２を流れ、２次巻線２４
に結合され、瞬時Ｔ４に信号Ｓｌ。におけるパルスが終
了し、スイッチ２７および２８が開放されるまでスイッ
チ２７を介しキャパシタンス２９を放電させる。キャパ
シタンス２９は信号ＳｌＯにおけるその後の各パルスに
より更に放電する。第３図の実施例は、キャパシタンス
として作動する圧電素子２９に、比較的高い電圧源を必
要となること無く脈動形態での電荷供給および放出によ
り比較的高い制御電圧を供給できるだけではない。
間がＴである場合、圧電素子２９の両端間の電圧は値Ｄ
Ｖ＝竪と共に増大し、例えばＴ＝１０−６秒、ＩＯ＝１
０ｒｒ］Ａ，Ｃ＝２．５ｒ１Ｆ′の場合、ＤＶ＝４■で
ある。瞬時Ｔ２において信号Ｓ９におけるパルスが終了
し、スイッチ２５および２６が開放され、従つてキャパ
シタンス２９の放電は停止する。信号Ｓ９におけるその
後の各パルス毎にキャパシタンス２９の端子間電圧Ｓｌ
ｌが更に増大する。瞬時ちには信号ＳｌＯにおけるパル
スが生じ、スイッチ２７および２８が閉成される。その
場合電流１が１次巻線２１，２２を流れ、２次巻線２４
に結合され、瞬時Ｔ４に信号Ｓｌ。におけるパルスが終
了し、スイッチ２７および２８が開放されるまでスイッ
チ２７を介しキャパシタンス２９を放電させる。キャパ
シタンス２９は信号ＳｌＯにおけるその後の各パルスに
より更に放電する。第３図の実施例は、キャパシタンス
として作動する圧電素子２９に、比較的高い電圧源を必
要となること無く脈動形態での電荷供給および放出によ
り比較的高い制御電圧を供給できるだけではない。
例えば、出力端子１７および１８の何れにパルスが生ず
るかに応じ１次または２次巻線における電流の方向を反
転するようにした場合には変成器２０の中間タップを省
略することができる。代案として、チョークおよびスイ
ッチまたは整流素子を介しキャパシタンスに充電パルス
を適切に供給して、前記キャパシタンスの端子電圧を電
源電圧を遥に越える電圧にすることができる。更に、電
流源も必ずしも必要でない。また、例えば負荷抵抗と直
列の電圧源を使用することできる。更に、２個のスイッ
チ２６および２７を信号■およびＳｌＯの両方によつて
制御する場合には、これらスイッチに代え単一の２次ス
イッチを使用することができる。更に、２次側に中間タ
ップを有する変成器を使用し、圧電素子をこの中間タッ
プに接続し、かつ制御信号に応じスイッチを介して２次
巻線の一側または他側に接続することもできる。ヘッド
２が書込ヘッドとして使用され、信号を再生しない場合
、第１図示の装置の如き装置１９が信号を送出しないと
いう事態の生ずることがある。かかる場合には、例えば
圧電素子の両端子間４の電圧を除去するかまたは圧電素
子の両端子間に基準電圧を供給することによつて圧電素
子を休止或は基準位置または状態ならしめることが所望
される。しかし、かかる圧電素子は移送機構を備える場
合ヒステリシスを呈するので、前記基準電圧川こおける
休止位置は最後の付勢状態に左右され、従つて良好に期
定されない。この問題に対する解決策として、圧電素子
の端子電圧をこの圧電素子の共振周波数より低い周波数
および零に減少する振幅で所望基準電圧の周りで対称に
振動させるよ７うにする。これは例えば、時間の関数と
して減少する電圧で付勢されるマルチバイブレータによ
り制御される共振回路内に圧電素子をキャパシタンスと
して設けることによつて達成することができる。第６図
はかかるマルチバイブレータの一例の回路図を示す。
るかに応じ１次または２次巻線における電流の方向を反
転するようにした場合には変成器２０の中間タップを省
略することができる。代案として、チョークおよびスイ
ッチまたは整流素子を介しキャパシタンスに充電パルス
を適切に供給して、前記キャパシタンスの端子電圧を電
源電圧を遥に越える電圧にすることができる。更に、電
流源も必ずしも必要でない。また、例えば負荷抵抗と直
列の電圧源を使用することできる。更に、２個のスイッ
チ２６および２７を信号■およびＳｌＯの両方によつて
制御する場合には、これらスイッチに代え単一の２次ス
イッチを使用することができる。更に、２次側に中間タ
ップを有する変成器を使用し、圧電素子をこの中間タッ
プに接続し、かつ制御信号に応じスイッチを介して２次
巻線の一側または他側に接続することもできる。ヘッド
２が書込ヘッドとして使用され、信号を再生しない場合
、第１図示の装置の如き装置１９が信号を送出しないと
いう事態の生ずることがある。かかる場合には、例えば
圧電素子の両端子間４の電圧を除去するかまたは圧電素
子の両端子間に基準電圧を供給することによつて圧電素
子を休止或は基準位置または状態ならしめることが所望
される。しかし、かかる圧電素子は移送機構を備える場
合ヒステリシスを呈するので、前記基準電圧川こおける
休止位置は最後の付勢状態に左右され、従つて良好に期
定されない。この問題に対する解決策として、圧電素子
の端子電圧をこの圧電素子の共振周波数より低い周波数
および零に減少する振幅で所望基準電圧の周りで対称に
振動させるよ７うにする。これは例えば、時間の関数と
して減少する電圧で付勢されるマルチバイブレータによ
り制御される共振回路内に圧電素子をキャパシタンスと
して設けることによつて達成することができる。第６図
はかかるマルチバイブレータの一例の回路図を示す。
本例のマルチバイブレータはトランジスタ４０および４
１と、共通エミッタ抵抗４６と、抵抗４２，４３および
４４，４５を介する交さ結合負帰還路とを備える。圧電
素子２９は２個のトランジスタ４０および４１のコレク
タ電極の間に接続し、かつコレクタ回路における自己イ
ンダクタンス３８および２９と共に共振回路を構成する
。トランジスタ４０および４１のコレクタは自己インダ
クタンス３８および３９並に電源スイッチ４８を介し電
源端子４９に接続する。給電緩衝コンデンサ４７をマル
チバイブレータと並列に接続する。第７図は圧電素子２
９の端子電圧Ｓｌｌを時間の関数として示す。
１と、共通エミッタ抵抗４６と、抵抗４２，４３および
４４，４５を介する交さ結合負帰還路とを備える。圧電
素子２９は２個のトランジスタ４０および４１のコレク
タ電極の間に接続し、かつコレクタ回路における自己イ
ンダクタンス３８および２９と共に共振回路を構成する
。トランジスタ４０および４１のコレクタは自己インダ
クタンス３８および３９並に電源スイッチ４８を介し電
源端子４９に接続する。給電緩衝コンデンサ４７をマル
チバイブレータと並列に接続する。第７図は圧電素子２
９の端子電圧Ｓｌｌを時間の関数として示す。
圧電素子２９の両端間には最初、電圧Ｖ。が生ずる。瞬
時ちにマルチバイブレータが第６図に図示しない態様で
起動され、例えば圧電素子を共振回路内に接続するかま
たは交さ負帰還路を付勢することにより起動される。同
じ瞬時Ｔ。に電源スイッチ４８が開放される。瞬時ＴＯ
以降圧電素子２９は２個の低オーミック自己インダクタ
ンス３８および３９を介し放電し、従つて圧電素子２９
の平均端子電圧は初期電圧Ｖ。から基準電圧Ｖｒ（第６
図の例では０Ｖ）へ迅速に減少し、その振動は基準電圧
Ｖｒに対し対称である。初期電圧■。に対応する電圧が
十分迅速な放電による低下を示さない場合には、例えば
ツェナーダイオードにより圧電素子電圧を基準電圧につ
き対称形態で制限することによつて対称形状の振動を得
ることができる。電源スイッチ４８の開放後マルチバイ
ブレータは緩衝コンデンサ４７によつて付勢されるから
、圧電素子の振動端子電圧は振幅が時間の関数として減
少する。最終的には、圧電素子２９の端子電圧は基準電
圧Ｖｒに等しくなり、圧電素子２９は基準電圧に対応し
て期定され５た空間位置を占め、ヒステリシス効果は振
動によつて除去される。かる振動を行わせない場合には
、圧電素子２９が基準電圧Ｖｒまで放電した圧電素子２
９の空間位置はヒステリシス効果のため初期電圧Ｖ。の
値および極性に左右される。第６図に示した回路は時間
の関数として減衰する振動を発生できるだけではない。
単一のマルチバイブレータに代え多数の振動回路を備え
ることができる。また、振動の振幅も例えば制御可能な
りミッタまたは出力増幅器により異なる態様で減４少さ
せることもできる。第８図は第３図の基本回路の実施例
を示し、本例は第６図の動作原理の適用を可能ならしめ
るものである。
時ちにマルチバイブレータが第６図に図示しない態様で
起動され、例えば圧電素子を共振回路内に接続するかま
たは交さ負帰還路を付勢することにより起動される。同
じ瞬時Ｔ。に電源スイッチ４８が開放される。瞬時ＴＯ
以降圧電素子２９は２個の低オーミック自己インダクタ
ンス３８および３９を介し放電し、従つて圧電素子２９
の平均端子電圧は初期電圧Ｖ。から基準電圧Ｖｒ（第６
図の例では０Ｖ）へ迅速に減少し、その振動は基準電圧
Ｖｒに対し対称である。初期電圧■。に対応する電圧が
十分迅速な放電による低下を示さない場合には、例えば
ツェナーダイオードにより圧電素子電圧を基準電圧につ
き対称形態で制限することによつて対称形状の振動を得
ることができる。電源スイッチ４８の開放後マルチバイ
ブレータは緩衝コンデンサ４７によつて付勢されるから
、圧電素子の振動端子電圧は振幅が時間の関数として減
少する。最終的には、圧電素子２９の端子電圧は基準電
圧Ｖｒに等しくなり、圧電素子２９は基準電圧に対応し
て期定され５た空間位置を占め、ヒステリシス効果は振
動によつて除去される。かる振動を行わせない場合には
、圧電素子２９が基準電圧Ｖｒまで放電した圧電素子２
９の空間位置はヒステリシス効果のため初期電圧Ｖ。の
値および極性に左右される。第６図に示した回路は時間
の関数として減衰する振動を発生できるだけではない。
単一のマルチバイブレータに代え多数の振動回路を備え
ることができる。また、振動の振幅も例えば制御可能な
りミッタまたは出力増幅器により異なる態様で減４少さ
せることもできる。第８図は第３図の基本回路の実施例
を示し、本例は第６図の動作原理の適用を可能ならしめ
るものである。
第３図のスイッチはトランジスタ４１および４０で実現
し、そのコレクタは変成器２０の１次巻線半部２１およ
び２２の一端にそれぞれ接続し、１次巻線の中間タップ
は電圧Ｖｂを供給される電源端子４９に結合する。トラ
ンジスタ４０および４１のエミッタは電流源３２に接続
し、電流源３２はエミッタ抵抗５７を有するトランジス
タ５６を備え、このトランジスタ５６は抵抗５８，５９
，６０を含む分圧器を介し直流電源（＋５Ｖ）からベー
ス基準電圧を供給される。トランジスタ４０および４１
のベースは抵抗６４および６５を介し制御入力端子５２
および５３に接続し、かつ抵抗４３および４５を介し負
電源、本例では大地電位点に接続する。制御入力端子５
３における電圧が高レベルで制・御入力端子５２におけ
る電圧が低レベルである場合、トランジスタ４１が導通
して電流１が電流源３２から変成器２０の次巻線半部２
１に流れ、一方入力端子５３における電圧が低レベルで
入力端子５２における電圧が高レベルである場合には、
”トランジスタ４０が導通して電流１が電流源３２から
１次巻線半部２２に流れる。
し、そのコレクタは変成器２０の１次巻線半部２１およ
び２２の一端にそれぞれ接続し、１次巻線の中間タップ
は電圧Ｖｂを供給される電源端子４９に結合する。トラ
ンジスタ４０および４１のエミッタは電流源３２に接続
し、電流源３２はエミッタ抵抗５７を有するトランジス
タ５６を備え、このトランジスタ５６は抵抗５８，５９
，６０を含む分圧器を介し直流電源（＋５Ｖ）からベー
ス基準電圧を供給される。トランジスタ４０および４１
のベースは抵抗６４および６５を介し制御入力端子５２
および５３に接続し、かつ抵抗４３および４５を介し負
電源、本例では大地電位点に接続する。制御入力端子５
３における電圧が高レベルで制・御入力端子５２におけ
る電圧が低レベルである場合、トランジスタ４１が導通
して電流１が電流源３２から変成器２０の次巻線半部２
１に流れ、一方入力端子５３における電圧が低レベルで
入力端子５２における電圧が高レベルである場合には、
”トランジスタ４０が導通して電流１が電流源３２から
１次巻線半部２２に流れる。
信号Ｓ９およびＳｌＯを制御入力端子５２および５３に
それぞれ供給することにより、第８図におけるこの回路
部分は第３図の基本回路の１次側と同様の態様て作動す
る。変成器２０の２次巻線２４はスイッチ２６および２
７並に圧電素子２９を介し電圧供給点（十５Ｖ）に結合
する。
それぞれ供給することにより、第８図におけるこの回路
部分は第３図の基本回路の１次側と同様の態様て作動す
る。変成器２０の２次巻線２４はスイッチ２６および２
７並に圧電素子２９を介し電圧供給点（十５Ｖ）に結合
する。
スイッチ２６および２７はＮｐｎトランジスタ７８およ
びＰｎｐトランジスタ７９をそれぞれ備え、これらトラ
ンジスタ７８および７９のエミッタ側は電圧供給点（＋
５■）に結合する。逆方向動作に対する保護のためトラ
ンジスタ７８および７９のコレクタ回路にダイオード１
１７および１１８を設ける。２次巻線２４と並列に、２
個の直列接続ツェナーダイオード１００および１０１を
接続し、その場合過大電圧に対する保護のためこれらツ
ェナーダイオードはツェナー降状電圧の方向が対向する
極性て接続する。
びＰｎｐトランジスタ７９をそれぞれ備え、これらトラ
ンジスタ７８および７９のエミッタ側は電圧供給点（＋
５■）に結合する。逆方向動作に対する保護のためトラ
ンジスタ７８および７９のコレクタ回路にダイオード１
１７および１１８を設ける。２次巻線２４と並列に、２
個の直列接続ツェナーダイオード１００および１０１を
接続し、その場合過大電圧に対する保護のためこれらツ
ェナーダイオードはツェナー降状電圧の方向が対向する
極性て接続する。
トランジスタ７８または７９のベース電極は抵抗８０お
よび８３を介し制御入力端子５０および５１にそれぞれ
接続する。制御入力端子５０および５１の電圧が高レベ
ルにある場合、トランジスタ７８が２次巻線２４におい
て発生した電流を転送し、制御入力端子５０および５１
の電圧が低レベルにある場合には、トランジスタ７９が
反対方向に電流を転送する。信号Ｓ９および反転された
信号ＳｌＯが制御入力端子５０および５１に供給された
場合、この２次巻線２４の動作は第３図の基本回路の２
次側の動作と全く同じである。圧電素子のキャパシタン
スの品質は時として十分でなく、かかる素子は例えば比
較的大きい漏洩抵抗を有することがしばしばあるので、
例えばＲＣ時定数を増大するため圧電素子２９と並列に
コンデンサ１０９を接続することが所望されることがあ
る。
よび８３を介し制御入力端子５０および５１にそれぞれ
接続する。制御入力端子５０および５１の電圧が高レベ
ルにある場合、トランジスタ７８が２次巻線２４におい
て発生した電流を転送し、制御入力端子５０および５１
の電圧が低レベルにある場合には、トランジスタ７９が
反対方向に電流を転送する。信号Ｓ９および反転された
信号ＳｌＯが制御入力端子５０および５１に供給された
場合、この２次巻線２４の動作は第３図の基本回路の２
次側の動作と全く同じである。圧電素子のキャパシタン
スの品質は時として十分でなく、かかる素子は例えば比
較的大きい漏洩抵抗を有することがしばしばあるので、
例えばＲＣ時定数を増大するため圧電素子２９と並列に
コンデンサ１０９を接続することが所望されることがあ
る。
このコンデンサ１０９は第８図に破線で示す如く永久接
続するが、スイッチを介して任意に接続できるようにす
ることもできる。第８図の回路を第６図および第７図に
つき前述した方式で作動できるようにするため、制御入
力端子５２および５３とトランジスタ４１および４０の
コレクタとの間に抵抗４２および４４をそれぞれ接続し
、かつ制御入力端子５０および５１と電源端子４９およ
び大地電位点との間に抵抗８１および８２をそれぞれ接
続する。
続するが、スイッチを介して任意に接続できるようにす
ることもできる。第８図の回路を第６図および第７図に
つき前述した方式で作動できるようにするため、制御入
力端子５２および５３とトランジスタ４１および４０の
コレクタとの間に抵抗４２および４４をそれぞれ接続し
、かつ制御入力端子５０および５１と電源端子４９およ
び大地電位点との間に抵抗８１および８２をそれぞれ接
続する。
制御入力端子５０，５１，５２，５３に信号Ｓ９，Ｓｌ
ＯおよびＳｌＯが供給された場合、抵抗４２，４４，８
１，８２は回路の動作に影響を及ぼさない。
ＯおよびＳｌＯが供給された場合、抵抗４２，４４，８
１，８２は回路の動作に影響を及ぼさない。
しかし、これら入力端子がフローティング状態の場合に
は、トランジスタ７８および７９がターンオンするので
、圧電素子２９のキャパシタンスは変成器を介して放電
することができ、交さ結合負帰還信号が抵抗４２および
４４を介してトランジスタ４０および４１のベースおよ
びコレクタ電極に供給され、従つてこれらトランジスタ
は共振回路を形成する圧電素子２９の変成されたキャパ
シタンスおよび変成器２０のインダクタンスと共にマル
チバイブレータとして作動を開始する。その場合ツェナ
ーダイオード１００および１０１により、変成器の２次
側における振動の振幅が０Ｖの周りで対称な値に制限さ
れる。第６図につき前述したように、振動の振幅を時間
の関数として減少させるため、緩衝コンデンサ４７およ
び電源スイッチ４８を設ける。
は、トランジスタ７８および７９がターンオンするので
、圧電素子２９のキャパシタンスは変成器を介して放電
することができ、交さ結合負帰還信号が抵抗４２および
４４を介してトランジスタ４０および４１のベースおよ
びコレクタ電極に供給され、従つてこれらトランジスタ
は共振回路を形成する圧電素子２９の変成されたキャパ
シタンスおよび変成器２０のインダクタンスと共にマル
チバイブレータとして作動を開始する。その場合ツェナ
ーダイオード１００および１０１により、変成器の２次
側における振動の振幅が０Ｖの周りで対称な値に制限さ
れる。第６図につき前述したように、振動の振幅を時間
の関数として減少させるため、緩衝コンデンサ４７およ
び電源スイッチ４８を設ける。
電源スイッチ４８はＰｎｐトランジスタ７１を備え、そ
のエミッタは電源正端子４９に接続しかつ抵抗７２を介
しそのベースに接続する。更にトランジスタ７１のベー
スは抵抗７５を介し制御入力端子５５に接続する。制御
入力端子の電圧が低レベルにある場合、トランジスタ７
１は導通し、回路の１次側が電圧Ｖｂで付勢され、この
電圧は緩衝コンデンサ４９の端子間にも印加される。
のエミッタは電源正端子４９に接続しかつ抵抗７２を介
しそのベースに接続する。更にトランジスタ７１のベー
スは抵抗７５を介し制御入力端子５５に接続する。制御
入力端子の電圧が低レベルにある場合、トランジスタ７
１は導通し、回路の１次側が電圧Ｖｂで付勢され、この
電圧は緩衝コンデンサ４９の端子間にも印加される。
入力端子５５（入力端子５０，５１，５２，５３と同時
に）がフローティング状態にある場合には、トランジス
タ７１は遮断され、回路の１次側は緩衝コンデンサ４７
から付勢されるので、振動の振幅は時間の関数として減
少することとなる。振動を再度開始させることができる
ようにするためトランジスタ７１のベースおよびアース
間に押しボタンスイッチ７７を設ける。
に）がフローティング状態にある場合には、トランジス
タ７１は遮断され、回路の１次側は緩衝コンデンサ４７
から付勢されるので、振動の振幅は時間の関数として減
少することとなる。振動を再度開始させることができる
ようにするためトランジスタ７１のベースおよびアース
間に押しボタンスイッチ７７を設ける。
このスイッチ７１を短時間にわたり押すだけでトランジ
スタ７１が短時間にわたり導通するので、緩衝コンデン
サ４７が再度充電される。第８図の実施例では押しボタ
ンスイッチ７７にパルス整形器を付加して、トランジス
タ７１の導通期間が押しボタンスイッチ７７が押された
期間とは無関係になるようにする。この目的のためトラ
ンジスタ７７およびトランジスタ７１のベースの間に抵
抗１１４およびコンデンサ１１５を含むＲＣ回路網を設
け、スイッチ７７および電源正端子４９の間に抵抗１１
６を設ける。スイッチ７７が開放されかつ制御入力端子
５５がフローティング状態の場合には、コンデンサ１１
５の端子電圧は零ボルトである。
スタ７１が短時間にわたり導通するので、緩衝コンデン
サ４７が再度充電される。第８図の実施例では押しボタ
ンスイッチ７７にパルス整形器を付加して、トランジス
タ７１の導通期間が押しボタンスイッチ７７が押された
期間とは無関係になるようにする。この目的のためトラ
ンジスタ７７およびトランジスタ７１のベースの間に抵
抗１１４およびコンデンサ１１５を含むＲＣ回路網を設
け、スイッチ７７および電源正端子４９の間に抵抗１１
６を設ける。スイッチ７７が開放されかつ制御入力端子
５５がフローティング状態の場合には、コンデンサ１１
５の端子電圧は零ボルトである。
スイッチ７７が閉成された場合には、トランジスタ７１
のベースが零ボルトになり、このトランジスタ７１がタ
ーンオンする。これと同時にコンデンサ１１５がノ抵抗
１１４を介し充電され、従つてＲＣ回路網１１４，１１
５の時定数によつて決まる期間の後トランジスタ７１は
再びターンオフする。本例のカセットレコーダにおいて
はスイッチ７７は例えば記録スイッチと同時に作動させ
ること７ができ、従つてたとえカセットレコーダのスイ
ッチオン後に再生が行われなくても、圧電素子はその休
止位置へ持ち来たされる。
のベースが零ボルトになり、このトランジスタ７１がタ
ーンオンする。これと同時にコンデンサ１１５がノ抵抗
１１４を介し充電され、従つてＲＣ回路網１１４，１１
５の時定数によつて決まる期間の後トランジスタ７１は
再びターンオフする。本例のカセットレコーダにおいて
はスイッチ７７は例えば記録スイッチと同時に作動させ
ること７ができ、従つてたとえカセットレコーダのスイ
ッチオン後に再生が行われなくても、圧電素子はその休
止位置へ持ち来たされる。
第９図は第８図の回路の制御入力端子５０，５１，５２
，５３，５５に信号を供給する態様の一例を示す。
，５３，５５に信号を供給する態様の一例を示す。
本例では論理回路１１０を使用し、この論理回路１１０
は入力端子における信号を抵オーミック出力端へ転送す
ると共に前記出力端をフローティング（＝高オーミック
）状態にすることができる。かかる論理回路１１０の一
例として本願人の市販になる形式番号ＨＥＦ４ｌＯ４Ｂ
の集積回路がある。第９図に示した集積回路１１０の入
力端子および出力端子の表示は“゜Ｐｈｉ１ｉｐｓｄａ
ｔａｈａｎｄｂ００ｋ，ｓｅｍｉｃ０ｎｄｕｃｔ０ｒｓ
ａｎｄｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ．′３，
ｐａｒｔ６．０ｃｔ０ｂｅｒ１９７７における前記集積
回路ＨＥＦ４ｌＯ４Ｂの記載に従つている。集積回路１
１０の動作は次の通りである。入力端子Ｅ。における電
圧が高レベルである場合、出力端子４，乙，４および４
における信号は入力端子１。，１１，１２および１３に
おける信号にそれぞれ対応し、出力端子Ｚ。，Ｚｌ，Ｚ
２およびＺ３は入力端子１。，１１，１２および１３に
おける信号の反転信号を送出する。入力端子Ｅ。におけ
る信号が低レベルである場合には、出力端子４，Ｚ１，
Ｚ２，４およびＺＯ，Ｚｌ，Ｚ２，Ｚ３がフローティン
グ状態になる。第８図の回路が確実に上記の如く作動す
るようにするため、制御入力端子５０，５１，５２，５
＊勺および５５は出力端子Ｚ３，Ｚ２，Ｚ２，Ｚｌおよ
び４にそれぞれ接続する。
は入力端子における信号を抵オーミック出力端へ転送す
ると共に前記出力端をフローティング（＝高オーミック
）状態にすることができる。かかる論理回路１１０の一
例として本願人の市販になる形式番号ＨＥＦ４ｌＯ４Ｂ
の集積回路がある。第９図に示した集積回路１１０の入
力端子および出力端子の表示は“゜Ｐｈｉ１ｉｐｓｄａ
ｔａｈａｎｄｂ００ｋ，ｓｅｍｉｃ０ｎｄｕｃｔ０ｒｓ
ａｎｄｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ．′３，
ｐａｒｔ６．０ｃｔ０ｂｅｒ１９７７における前記集積
回路ＨＥＦ４ｌＯ４Ｂの記載に従つている。集積回路１
１０の動作は次の通りである。入力端子Ｅ。における電
圧が高レベルである場合、出力端子４，乙，４および４
における信号は入力端子１。，１１，１２および１３に
おける信号にそれぞれ対応し、出力端子Ｚ。，Ｚｌ，Ｚ
２およびＺ３は入力端子１。，１１，１２および１３に
おける信号の反転信号を送出する。入力端子Ｅ。におけ
る信号が低レベルである場合には、出力端子４，Ｚ１，
Ｚ２，４およびＺＯ，Ｚｌ，Ｚ２，Ｚ３がフローティン
グ状態になる。第８図の回路が確実に上記の如く作動す
るようにするため、制御入力端子５０，５１，５２，５
＊勺および５５は出力端子Ｚ３，Ｚ２，Ｚ２，Ｚｌおよ
び４にそれぞれ接続する。
信号ＳｌＯは入力端子らに供給し、信号ちは入力端子１
，およびＬに供給する。入力端子１０は接地しぐ“低レ
ベル゛）、入力端子ＥＯは接地するかまたは正電源電圧
■ｂへの結合を行うスイッチ１１１に接続する。入力端
子ＥＯが正電源電圧Ｖｂに結合された場合には、制御入
力端子５０，５１，５２および５３における信号Ｓ９，
百，。
，およびＬに供給する。入力端子１０は接地しぐ“低レ
ベル゛）、入力端子ＥＯは接地するかまたは正電源電圧
■ｂへの結合を行うスイッチ１１１に接続する。入力端
子ＥＯが正電源電圧Ｖｂに結合された場合には、制御入
力端子５０，５１，５２および５３における信号Ｓ９，
百，。
，ＳｌＯおよび机にそれぞれ対応する。そ場合制御入力
端子５５は低レベルであり、従つて第８図の回路は電源
スイッチ４８が閉成された場合につき前述した如く作動
する。スイッチ１１１が切換えられて入力端子Ｅ。が接
地された場合には、電源スイッチ４８は開放され、回路
は振動を開始すると共にその振幅が漸減する。第８およ
び９図の回路は例えば下記の部品で構成することができ
る。
端子５５は低レベルであり、従つて第８図の回路は電源
スイッチ４８が閉成された場合につき前述した如く作動
する。スイッチ１１１が切換えられて入力端子Ｅ。が接
地された場合には、電源スイッチ４８は開放され、回路
は振動を開始すると共にその振幅が漸減する。第８およ
び９図の回路は例えば下記の部品で構成することができ
る。
制御装置の基本構成を示す回路図、第４図は圧電素子の
基本構造を示す路線図、第５図は第３図の作動説明図、
第６図は本発明制御装置の基本回路を示す回路図、第７
図は第６図の作動説明図、第８図は本発明制御装置の実
施例を示す回路図、第９図は第８図の実施例に制御信号
を供給する集積回路の一例のブロック図である。
基本構造を示す路線図、第５図は第３図の作動説明図、
第６図は本発明制御装置の基本回路を示す回路図、第７
図は第６図の作動説明図、第８図は本発明制御装置の実
施例を示す回路図、第９図は第８図の実施例に制御信号
を供給する集積回路の一例のブロック図である。
１・・・・・・テープ、２・・・・・・読取ヘッド、３
，４・・・・・・ギャップ部分、５，６・・・・・・品
質改善回路、１１，１２・・・・・・フリップフロップ
、２０・・・・・・変成器、２１，２２・・・・・・１
次巻線半部、２３・・・・・・電源端子、２４・・・・
・・２次巻線、２５，２８・・・・・・スイッチ、２６
，２７・・・・・・並列スイッチ、２９・・・・・・圧
電素子、３０，３１・・・・・・圧電素子２９の端子、
３２・・・・・・電流源、３３，３４・・・・・・圧電
材料層、３５・・・・・・共通導電層、３６，３７・・
・・・・電極、４２〜４６・・・・・・抵抗、４７・・
・・・・緩衝コンデンサ、４８・・・・・・電源スイッ
チ、５０，５１・・・・・・制御入力端子、５２，５３
・・・・・・制御入力端子、５５・・・・・・制御入力
端子、７７・・・・・・押しボタンスイッチ、１１０・
・・・・・論理回路。
，４・・・・・・ギャップ部分、５，６・・・・・・品
質改善回路、１１，１２・・・・・・フリップフロップ
、２０・・・・・・変成器、２１，２２・・・・・・１
次巻線半部、２３・・・・・・電源端子、２４・・・・
・・２次巻線、２５，２８・・・・・・スイッチ、２６
，２７・・・・・・並列スイッチ、２９・・・・・・圧
電素子、３０，３１・・・・・・圧電素子２９の端子、
３２・・・・・・電流源、３３，３４・・・・・・圧電
材料層、３５・・・・・・共通導電層、３６，３７・・
・・・・電極、４２〜４６・・・・・・抵抗、４７・・
・・・・緩衝コンデンサ、４８・・・・・・電源スイッ
チ、５０，５１・・・・・・制御入力端子、５２，５３
・・・・・・制御入力端子、５５・・・・・・制御入力
端子、７７・・・・・・押しボタンスイッチ、１１０・
・・・・・論理回路。
Claims (1)
- 【特許請求の範囲】 １ 特に情報トラックに対し記録および／または再生素
子を位置決めするため位置決め用圧電素子を制御する装
置において、振幅が時間の関数として減少する電気振動
を発生する回路配置を設け、該回路配置により前記電気
振動を前記圧電素子に適切に供給して前記電気振動の終
了時に前記圧電素子の端子電圧が良好に規定された基準
値となるようにし、前記電気振動が前記基準値の周りを
対称形態で変化するよう構成したことを特徴とする位置
決め用圧電素子の制御装置。 ２ 特許請求の範囲第１項記載の制御装置において、前
記回路配置が前記圧電素子をキャパシタンスとして含む
共振回路を備え、前記回路配置に供給する電圧を時間の
関数として減少させる第１装置を設けて、前記電気振動
の振幅を時間の関数として減少させるように構成したこ
とを特徴とする制御装置。 ３ 特許請求の範囲第２項記載の制御装置において、前
記共振回路が１次巻線および２次巻線を有する変成器を
備え、前記圧電素子は第１スイッチング装置を介して前
記２次巻線と並列に接続し、前記電気振動の開始に先立
ち前記第１スイッチング装置を閉成する第１装置を設け
たことを特徴とする制御装置。 ４ 特許請求の範囲第３項記載の制御装置において、前
記１次巻線が第１接続路を介し第１電源端子に接続する
中間タップを有し、前記１次巻線の一端を第１トランジ
スタのコレクタに接続し、かつ前記１次巻線の他端を第
２トランジスタのコレクタに接続し、前記第１および第
２トランジスタのエミッタを第２接続路を介し第２電源
端子に接続し、前記第１トランジスタのベースを前記第
２トランジスタのコレクタに負帰還接続し、かつ前記第
２トランジスタのベースを前記第１トランジスタのコレ
クタに負帰還接続し、前記電気振動を開始させる第２装
置を設けたことを特徴とする制御装置。 ５ 特許請求の範囲第４項記載の制御装置において、前
記第１および第２トランジスタのベース第１および第２
制御入力端子にそれぞれ接続し、前記第１および第２装
置は前記第１および第２制御入力端子に接続した出力端
子を有する第２回路で構成し、前記第２回路を切換える
ことにより前記出力端子は第１状態または第２状態とな
ることができ、前記第１状態においては前記出力端子が
比較的低い出力インピーダンスを有しかつ前記第１およ
び第２トランジスタのベースへの制御電圧を転送するこ
とができ、前記第２状態においては前記出力端子が比較
的高い出力インピーダンスを有し従つてフローティング
状態となるので、前記第１および第２トランジスタのベ
ースおよびコレクタ間で交さ結合負帰還作用が遂行され
、電気振動が発生する構成としたことを特徴とする制御
装置。 ６ 特許請求の範囲第５項記載の制御装置において、前
記第１装置が前記または第２接続路に含まれるスイッチ
と、該スイッチにおいて関連の電源端子とは反対側およ
び他方接続路の間に設けた緩衝コンデンサとを備え、前
記スイッチが前記電気信号の発生に際し開放されるよう
構成したことを特徴とする制御装置。 ７ 特許請求の範囲第６項記載の制御装置において、前
記スイッチが第３トランジスタを備え、そのコレクタを
前記緩衝コンデンサに接続し、そのエミッタを前記スイ
ッチと関連する電源端子に接続し、そのベースをインピ
ーダンスを介し前記エミッタに接続しかつ前記第２回路
の出力端子に接続し、前記出力端子は前記第１状態にお
いて前記第３トランジスタが導通するような電圧を有す
る構成としたことを特徴とする制御装置。 ８ 特許請求の範囲第５、６または７項記載の制御装置
において、前記第１スイッチング装置が第１導電形の第
４トランジスタおよび２導電形の第５トランジスタを備
え、前記第４および第５トランジスタのエミッタを固定
電圧点に接続し、コレクタ・エミッタ通路を直列接続し
た前記２次巻線および圧電素子と並列に接続し、かつベ
ースを前記第２回路の出力端子に接続すると共にインピ
ーダンスを介し所定電圧点に接続して、前記第２回路の
出力端子が前記第２状態にある場合前記第４および第５
トランジスタが導通するよう構成したことを特徴とする
制御装置。 ９ 特許請求の範囲第７項記載の制御装置において、ス
イッチを設け、該スイッチの一側をＲＣ回路網を介し前
記第３トランジスタのベースに接続しかつ抵抗を介し前
記第３トランジスタのエミッタに接続し、該スイッチの
他側を固定電圧点に接続して、前記スイッチが閉成され
た場合前記第３トランジスタが所定時間にわたり導通す
るよう構成したことを特徴とする制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7805802 | 1978-05-29 | ||
| NL7805802A NL7805802A (nl) | 1978-05-29 | 1978-05-29 | Inrichting voor het besturen van een pieezo-elektrisch positioneringselement. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54156614A JPS54156614A (en) | 1979-12-10 |
| JPS6055905B2 true JPS6055905B2 (ja) | 1985-12-07 |
Family
ID=19830934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54065701A Expired JPS6055905B2 (ja) | 1978-05-29 | 1979-05-29 | 位置決め用圧電素子制御装置 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4259605A (ja) |
| JP (1) | JPS6055905B2 (ja) |
| AT (1) | AT368652B (ja) |
| AU (1) | AU523655B2 (ja) |
| BE (1) | BE876589A (ja) |
| CA (1) | CA1132229A (ja) |
| CH (1) | CH657470A5 (ja) |
| DE (1) | DE2921418A1 (ja) |
| ES (1) | ES480911A1 (ja) |
| FR (1) | FR2427660A1 (ja) |
| GB (1) | GB2021891B (ja) |
| IT (1) | IT1120911B (ja) |
| NL (1) | NL7805802A (ja) |
| NO (1) | NO150898C (ja) |
| NZ (1) | NZ190545A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105322A (en) * | 1980-01-19 | 1981-08-21 | Matsushita Electric Ind Co Ltd | Driving device of electromechanical conversion element |
| JPS5814228U (ja) * | 1981-07-17 | 1983-01-28 | アイワ株式会社 | 再生自動アジマス調節装置 |
| JPS58105426A (ja) * | 1981-12-17 | 1983-06-23 | Toshiba Corp | 圧電素子の駆動装置 |
| JPS5950030U (ja) * | 1983-03-01 | 1984-04-03 | アイワ株式会社 | テ−プレコ−ダ |
| JPH0695377B2 (ja) * | 1985-03-12 | 1994-11-24 | ソニー株式会社 | バイモルフヘツドのバイモルフ駆動装置 |
| JPS61285082A (ja) * | 1985-06-10 | 1986-12-15 | Toshiba Corp | 圧電型駆動装置 |
| FR2608825B1 (fr) * | 1986-12-19 | 1994-12-30 | Enertec | Dispositif pour la detection de la position d'une tete magnetique |
| CH687115B5 (fr) * | 1994-11-08 | 1997-03-27 | Smh Management Services Ag | Circuit de commande d'un vibreur piezo-electrique. |
| US5714831A (en) * | 1995-11-13 | 1998-02-03 | Wisconsin Alumni Research Foundation | Method and apparatus for improved control of piezoelectric positioners |
| JP2003197994A (ja) * | 2001-08-31 | 2003-07-11 | Ngk Insulators Ltd | 圧電／電歪アクチュエータの変位劣化の補償方法 |
| DE10152271A1 (de) * | 2001-10-20 | 2003-05-08 | Bosch Gmbh Robert | Verfahren und Vorrichtung zum Laden und Entladen eines piezoelektrischen Elementes |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2651012A (en) * | 1952-06-12 | 1953-09-01 | Sperry Prod Inc | Transducer control |
| GB879824A (en) * | 1959-12-22 | 1961-10-11 | Gen Ultrasonics Company | Autopolarization of electrostrictive transducers |
| US3296467A (en) * | 1964-04-20 | 1967-01-03 | Gordon L Locher | Micrometric linear actuator |
| US3474268A (en) * | 1966-04-21 | 1969-10-21 | Gulton Ind Inc | Piezoelectric ceramic transducer |
| US3409787A (en) * | 1966-11-15 | 1968-11-05 | Air Force Usa | Piezoelectric transducer system |
| US3532911A (en) * | 1968-07-26 | 1970-10-06 | Us Navy | Dynamic braking of acoustic transducers |
| US3821747A (en) * | 1973-04-23 | 1974-06-28 | Atomic Energy Commission | Recording system having piezoelectric stylus drive means |
| DE2517930A1 (de) * | 1975-04-23 | 1976-11-04 | Philips Patentverwaltung | Anordnung zur elektrischen daempfung mechanischer schwingungen von piezoelektrischen elementen |
| US4106065A (en) * | 1976-03-19 | 1978-08-08 | Ampex Corporation | Drive circuitry for controlling movable video head |
| US4055849A (en) * | 1976-04-15 | 1977-10-25 | Eastman Kodak Company | Magnetic head positioning and playback apparatus utilizing a split head for self-tracking and selective reproduction |
-
1978
- 1978-05-29 NL NL7805802A patent/NL7805802A/xx not_active Application Discontinuation
-
1979
- 1979-05-21 US US06/041,021 patent/US4259605A/en not_active Expired - Lifetime
- 1979-05-23 AU AU47355/79A patent/AU523655B2/en not_active Ceased
- 1979-05-24 CA CA328,297A patent/CA1132229A/en not_active Expired
- 1979-05-25 CH CH4904/79A patent/CH657470A5/de not_active IP Right Cessation
- 1979-05-25 ES ES480911A patent/ES480911A1/es not_active Expired
- 1979-05-25 GB GB7918350A patent/GB2021891B/en not_active Expired
- 1979-05-25 NZ NZ190545A patent/NZ190545A/xx unknown
- 1979-05-26 DE DE19792921418 patent/DE2921418A1/de active Granted
- 1979-05-28 BE BE0/195430A patent/BE876589A/xx not_active IP Right Cessation
- 1979-05-28 IT IT23061/79A patent/IT1120911B/it active
- 1979-05-28 NO NO791747A patent/NO150898C/no unknown
- 1979-05-29 JP JP54065701A patent/JPS6055905B2/ja not_active Expired
- 1979-05-29 AT AT0391679A patent/AT368652B/de not_active IP Right Cessation
- 1979-05-29 FR FR7913646A patent/FR2427660A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2021891A (en) | 1979-12-05 |
| AT368652B (de) | 1982-10-25 |
| NZ190545A (en) | 1982-03-16 |
| CH657470A5 (de) | 1986-08-29 |
| ATA391679A (de) | 1982-02-15 |
| FR2427660B1 (ja) | 1985-02-15 |
| NO150898C (no) | 1985-01-16 |
| NO791747L (no) | 1979-11-30 |
| NO150898B (no) | 1984-09-24 |
| AU523655B2 (en) | 1982-08-05 |
| IT7923061A0 (it) | 1979-05-28 |
| JPS54156614A (en) | 1979-12-10 |
| GB2021891B (en) | 1982-07-14 |
| NL7805802A (nl) | 1979-12-03 |
| US4259605A (en) | 1981-03-31 |
| DE2921418C2 (ja) | 1987-02-26 |
| BE876589A (fr) | 1979-11-28 |
| AU4735579A (en) | 1979-12-06 |
| ES480911A1 (es) | 1980-01-01 |
| IT1120911B (it) | 1986-03-26 |
| DE2921418A1 (de) | 1979-12-13 |
| FR2427660A1 (fr) | 1979-12-28 |
| CA1132229A (en) | 1982-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6055905B2 (ja) | 位置決め用圧電素子制御装置 | |
| JPS6338767B2 (ja) | ||
| JPH01130302A (ja) | 光磁気記録装置及びそのような光磁気記録装置に用いる駆動回路 | |
| US3480738A (en) | Image display apparatus and methods | |
| JPH0264903A (ja) | 磁気記録再生装置のデータ書込み回路 | |
| US4428008A (en) | Electronic switching circuit for use in magnetic head drives | |
| JPH01149204A (ja) | 電圧昇圧回路 | |
| US2965722A (en) | Magnetic reproducing apparatus | |
| JPS6117531Y2 (ja) | ||
| JPH0648581Y2 (ja) | 頭出し信号記録回路 | |
| JPS6123592B2 (ja) | ||
| JPH073497Y2 (ja) | 記録又は再生装置の信号伝送制御回路 | |
| JPS6025147Y2 (ja) | 発振器 | |
| JPH0240562Y2 (ja) | ||
| JPH0351762Y2 (ja) | ||
| JPH0740330B2 (ja) | 磁気消去装置 | |
| JPH01320608A (ja) | 磁気記録装置 | |
| JPS61134905A (ja) | バイアス発振装置 | |
| JPS6064679U (ja) | 磁気記録再生装置 | |
| JPS63290406A (ja) | スイッチング回路 | |
| JPS62145503A (ja) | 磁気消去装置 | |
| JPS6158883B2 (ja) | ||
| JPS58152031U (ja) | 発振回路 | |
| JPS6412202U (ja) | ||
| JPS5835116U (ja) | 記録再生切替回路 |