JPS605587A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS605587A JPS605587A JP58113220A JP11322083A JPS605587A JP S605587 A JPS605587 A JP S605587A JP 58113220 A JP58113220 A JP 58113220A JP 11322083 A JP11322083 A JP 11322083A JP S605587 A JPS605587 A JP S605587A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- semiconductor
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体発光装置、特に無効電流が抑制されて電
流−光出力特性の直線性が大きく改善される高効率の半
導体発光装置に関する。
流−光出力特性の直線性が大きく改善される高効率の半
導体発光装置に関する。
（ｂ） 技術の背景
光通信及び各種の産業或いは民生分野を対象とし、光を
情報信号の媒体とするシステムにおいて、半導体発光装
置は最も重要な構成要素であって、要求される波長帯域
の実現、或いは安定した単一の基本零次横モード発振、
単一の縦モード発振、電流−光出力特性の直線性の向上
、量子効率の向上、出力の増大などの諸物件の改善につ
いて多くの努力が重ねられている。
情報信号の媒体とするシステムにおいて、半導体発光装
置は最も重要な構成要素であって、要求される波長帯域
の実現、或いは安定した単一の基本零次横モード発振、
単一の縦モード発振、電流−光出力特性の直線性の向上
、量子効率の向上、出力の増大などの諸物件の改善につ
いて多くの努力が重ねられている。
（ｃ） 従来技術と問題点
前記の目的のために現在までに数多くの半導体レーザの
構造が提供されているが、その一つに光海底伝送中継器
に採用が見込まれているＶＳＢ（Ｖ−ｇｒｏｏｖｅｄ
５ｕｂｓｔｒａｔｅ Ｂｕｒｉｅｄ ｄｏｕｂｌｅ ｈ
ｅｔ−ｅｒｏｓｔｒｕｃｔｕｒｅ） レーザがある０第
１図はＶＳＢレーザの一例を示す断面口である。図にお
いて、１はｎ型インジウム・燐化合物（ＩｎＰ）基板、
２はｐ型ＩｎＰ電流阻止層、３は溝。
構造が提供されているが、その一つに光海底伝送中継器
に採用が見込まれているＶＳＢ（Ｖ−ｇｒｏｏｖｅｄ
５ｕｂｓｔｒａｔｅ Ｂｕｒｉｅｄ ｄｏｕｂｌｅ ｈ
ｅｔ−ｅｒｏｓｔｒｕｃｔｕｒｅ） レーザがある０第
１図はＶＳＢレーザの一例を示す断面口である。図にお
いて、１はｎ型インジウム・燐化合物（ＩｎＰ）基板、
２はｐ型ＩｎＰ電流阻止層、３は溝。
４はｎ型ＩｎＰクラッド層、４′はクラッド層４と同時
に成長したｎ型ＩｎＰＭ７．５はノンドープのインジウ
ム・ガリウム拳砒素・燐化合物（ＩｎＧａＡｓＰ）活性
層、５′は活性層５と同時に成長したＩｎＧａＡｓＰ層
、６はｐ型ＩｎＰクラッド層、７はｐ型ＩｎＧａＡｓＰ
キャップ層、８は保護絶縁膜、９はｐ側電極、１０はｎ
側電極を示す。
に成長したｎ型ＩｎＰＭ７．５はノンドープのインジウ
ム・ガリウム拳砒素・燐化合物（ＩｎＧａＡｓＰ）活性
層、５′は活性層５と同時に成長したＩｎＧａＡｓＰ層
、６はｐ型ＩｎＰクラッド層、７はｐ型ＩｎＧａＡｓＰ
キャップ層、８は保護絶縁膜、９はｐ側電極、１０はｎ
側電極を示す。
本従来例において、溝３はｐ型ＩｎＰ電流阻止層２及び
ｎ型ＩｎＰ基板１の結晶の（０１１）方向に形成され、
溝３の斜面３ａには（１１１）Ｂ面が表出されて、この
（１１１）Ｂ面上に液相エピタキシャル成長方法（以下
ＬＰＥ法と略称する）によって、ｎ型ＩｎＰクラッド層
４． ＩｎＧａＡｓＰ活性層５及びｐ型ＩｎＰクラッド
層６よりなるダブルへテロ接合層が構成されている。
ｎ型ＩｎＰ基板１の結晶の（０１１）方向に形成され、
溝３の斜面３ａには（１１１）Ｂ面が表出されて、この
（１１１）Ｂ面上に液相エピタキシャル成長方法（以下
ＬＰＥ法と略称する）によって、ｎ型ＩｎＰクラッド層
４． ＩｎＧａＡｓＰ活性層５及びｐ型ＩｎＰクラッド
層６よりなるダブルへテロ接合層が構成されている。
本従来例の如きＶＳＢレーザは、溝３の内部表面が（１
１１）Ｂ面であるために前記ダブルへテロ接合層の成長
が容易であり、才たｎ型ＩｎＰクジノド層４の成長が溝
３のＶ型の先端から開始されるｆ、＝メニ、ＩｎＧａＡ
ｓＰ活性層５の湾曲が少なく、その形状と寸法が安定す
るなどの製造上の利点と、溝の内部表面が結晶面である
ために極めて平滑であってこの部分からの光の乱反射が
なく、光の強度分布が滑らかであることなどの特性上の
利点を兼ね備えている。
１１）Ｂ面であるために前記ダブルへテロ接合層の成長
が容易であり、才たｎ型ＩｎＰクジノド層４の成長が溝
３のＶ型の先端から開始されるｆ、＝メニ、ＩｎＧａＡ
ｓＰ活性層５の湾曲が少なく、その形状と寸法が安定す
るなどの製造上の利点と、溝の内部表面が結晶面である
ために極めて平滑であってこの部分からの光の乱反射が
なく、光の強度分布が滑らかであることなどの特性上の
利点を兼ね備えている。
イアスミ流を通ずるときに、活性層５を通過せずレーザ
発振に寄与しない無効電流が、図中矢印Ａで示すｐ型１
１１Ｐクラ、ド層６→ｐ型ＩｎＰ電流阻止層２→ｎ型Ｉ
ｎＰ基板１の定流径路などに生ずることが知られており
、この問題に対処する手段も既に提案されている。
発振に寄与しない無効電流が、図中矢印Ａで示すｐ型１
１１Ｐクラ、ド層６→ｐ型ＩｎＰ電流阻止層２→ｎ型Ｉ
ｎＰ基板１の定流径路などに生ずることが知られており
、この問題に対処する手段も既に提案されている。
しかるに本発明者が前記構造のＶＳＢレーザの電流−光
出力特性を更に詳細に検討するに、′直流の増加に対す
る光出力の増加の直線性からのずれは前記の電流径路Ａ
等から１１（−測される値より大幅に大きく、バイアス
電流の増加に伴なう無効電流の増加には未知の増加要因
があることが予測される。
出力特性を更に詳細に検討するに、′直流の増加に対す
る光出力の増加の直線性からのずれは前記の電流径路Ａ
等から１１（−測される値より大幅に大きく、バイアス
電流の増加に伴なう無効電流の増加には未知の増加要因
があることが予測される。
前記構造のＶＳＢレーザのＶ溝外の部分の半導体層の導
電型を見れば、（イ）ＩｎＧａＡｓＰキャップ層７及び
ＩｎＰクラッド層６からなるｐ型領域、←）ＩｎＰ層４
′からなるｎ型領域、（ハ）ＩｎＰ電流阻止層２からな
るｐ型領域、に）ＩｎＰ基板１からなるｎ型領域が、中
間のｐ型もしくはｎ型の薄いｈｌＧａＡｓＰ層ｈ′も含
めて、ｐｎ ｐｎ接合をｐ側電極９とｎ１ｔｌｌ電極１
０との間に構成していることが知られる。この状態を模
式的に図示すれば第２図の如く表わすことができ、ｐ型
ＩｎＰ層２に第１図に矢印Ａで示した如きゲート電流が
入力される３端子サイリスタが並列に接続された構造に
相当して、ｐ型ＩｎＰ２に流入する電流が僅少であって
もこれによって第１図に矢印Ｂで示す電流が順次ターン
オンして、ＶＳＢレーザ全体の無効電流が増大すること
が知られる。
電型を見れば、（イ）ＩｎＧａＡｓＰキャップ層７及び
ＩｎＰクラッド層６からなるｐ型領域、←）ＩｎＰ層４
′からなるｎ型領域、（ハ）ＩｎＰ電流阻止層２からな
るｐ型領域、に）ＩｎＰ基板１からなるｎ型領域が、中
間のｐ型もしくはｎ型の薄いｈｌＧａＡｓＰ層ｈ′も含
めて、ｐｎ ｐｎ接合をｐ側電極９とｎ１ｔｌｌ電極１
０との間に構成していることが知られる。この状態を模
式的に図示すれば第２図の如く表わすことができ、ｐ型
ＩｎＰ層２に第１図に矢印Ａで示した如きゲート電流が
入力される３端子サイリスタが並列に接続された構造に
相当して、ｐ型ＩｎＰ２に流入する電流が僅少であって
もこれによって第１図に矢印Ｂで示す電流が順次ターン
オンして、ＶＳＢレーザ全体の無効電流が増大すること
が知られる。
先に述べた′電流−光出方特性の直線性からのずれを改
善するためには、ｖｓＢレーザ等のこの様な構造を改め
ることが必要である。
善するためには、ｖｓＢレーザ等のこの様な構造を改め
ることが必要である。
（ｄ） 発明の目的
本発明はストライブ状の溝内にダブルへテロ接合が埋込
まれた構造を有する半う９体発光装置に関して、前記の
サイリスタ類似の構造部分を削減して無効電流を減少さ
せ、効率が向上した半導体発光装置を提供することを目
的とする。
まれた構造を有する半う９体発光装置に関して、前記の
サイリスタ類似の構造部分を削減して無効電流を減少さ
せ、効率が向上した半導体発光装置を提供することを目
的とする。
（ｅ） 発明の構成
本発明の前記目的は、第１導電型の半導体片１．板と、
該半導体基＠↓に形成された第２２０’電型の第１の半
導体層と、該第１の半導体層を貫通するストライプ状の
溝内に形成された第１導電型の第２の半導体層と、前記
溝の外部において前記第１の半４７体層に接する第１導
＠型の第３の半導体１＊と、前記第２の半導体層に接し
て前記第２の半導体層半導体層又は高抵抗層とを含んで
なる半導体発光装置屹より達成される。
該半導体基＠↓に形成された第２２０’電型の第１の半
導体層と、該第１の半導体層を貫通するストライプ状の
溝内に形成された第１導電型の第２の半導体層と、前記
溝の外部において前記第１の半４７体層に接する第１導
＠型の第３の半導体１＊と、前記第２の半導体層に接し
て前記第２の半導体層半導体層又は高抵抗層とを含んで
なる半導体発光装置屹より達成される。
本発明による上記半導体発光装置において、前記第１の
半導体層は半導体基板とは反対の導電型を有する電流阻
止層である。また前記第２の半導体層は第１のクラッド
層、前記第４の半ｉ４体層は活性層、前記第５の半導体
層は第２のクラッド層であって前記ストライプ状の溝内
においてこれらの３層によってダブルへテロ接合が形成
される。
半導体層は半導体基板とは反対の導電型を有する電流阻
止層である。また前記第２の半導体層は第１のクラッド
層、前記第４の半ｉ４体層は活性層、前記第５の半導体
層は第２のクラッド層であって前記ストライプ状の溝内
においてこれらの３層によってダブルへテロ接合が形成
される。
前記第３の半導体ノーは第１のクラッド層のエピタキシ
ャル成長の際に溝外の半導体基体上に成長する、第１の
クラッド層と同一の組成及び不純物を有する半導体層で
あり、電流阻止層とは反対の導電バνを有してこの２層
の界面の逆接合によって熱動電流阻止の効呆が得られる
。
ャル成長の際に溝外の半導体基体上に成長する、第１の
クラッド層と同一の組成及び不純物を有する半導体層で
あり、電流阻止層とは反対の導電バνを有してこの２層
の界面の逆接合によって熱動電流阻止の効呆が得られる
。
本発明による半導体発光装置においては、前記響を及す
ことなく終端している。更にこの終端面は第６のこれと
反対導電型の半導体層又は高抵抗層で包囲されている。
ことなく終端している。更にこの終端面は第６のこれと
反対導電型の半導体層又は高抵抗層で包囲されている。
この構造によって本発明の半導体発光装置においては、
前記のサイリスタ類似の構造が前記終端面で終止する。
前記のサイリスタ類似の構造が前記終端面で終止する。
（ｆ） 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第３図（ａ）乃至（ｅ）は本発明の第１の実施例の主要
製造工程における状態を示す断面図である。
製造工程における状態を示す断面図である。
第３図（ａ）参照
（１００）結晶面を主面とするｎ型ＩｎＰ基板１１上に
ｐ型ＩｎＰＪ脅１２を厚さ約２〔μｍ〕程度に液相エピ
タキシャル成長方法或いはＩｎＰ基板１１へのカドミウ
ム（Ｃｄ）拡散等の方法によって形成する。
ｐ型ＩｎＰＪ脅１２を厚さ約２〔μｍ〕程度に液相エピ
タキシャル成長方法或いはＩｎＰ基板１１へのカドミウ
ム（Ｃｄ）拡散等の方法によって形成する。
次いで例えば二酸化シリコン（Ｓｉｎ２）によって例え
ば幅２〔μｍ〕程度のストライプ状開口を有するマスク
１３を設け、塩酸（ＨＣｊ）と燐酸（ＨｓＰ ０４ ）
との混合液を用いて化学エツチングを行ない、断面がＶ
字状をなして（１１１）Ｂ面を表出する溝１４を形成す
る。■溝１４の上端の幅は本実施例においては３．５〔
μｍ″１８度となる。次いでマスク１３を弗化アンモニ
ウム（ＮＨ４Ｆ）溶液等によって除去する。
ば幅２〔μｍ〕程度のストライプ状開口を有するマスク
１３を設け、塩酸（ＨＣｊ）と燐酸（ＨｓＰ ０４ ）
との混合液を用いて化学エツチングを行ない、断面がＶ
字状をなして（１１１）Ｂ面を表出する溝１４を形成す
る。■溝１４の上端の幅は本実施例においては３．５〔
μｍ″１８度となる。次いでマスク１３を弗化アンモニ
ウム（ＮＨ４Ｆ）溶液等によって除去する。
第３図（ｂ）参照
り型ＩｎＰ第１クラッド層１５． ＩｎＧａＡｇＰ活性
層１６．ｐ型ＩｎＰ第２クラッド層１７及びｐ屋ＩｒＧ
ａＡｓＰキーヤツブ層１８を順次エピタキシャル成長す
る。なおこのエピタキシャル成長に際してＶ溝１４の外
部のｐ型ＩｎＰ／ｆｆ１２上にｎ型ＩｎＰ層１５′及び
ＩｎＧａＡｓＰ層１６′が成層重６′本実施例において
は前記各層のエピタキシャル成長は液相エピタキシャル
成長方法により成長開始温度を６００［：℃］ｃ！：し
て下記の如〈実施している０ （１）ｎ型Ｉｎ１Ｊ１１５及び１５′ 成長溶液、Ｉｎ：ＩｎＰ：Ｓｎ ：１ （：ｐ） ： ５．５ Ｃ＋＋ｖ） ： １ ｏ
Ｃｒｒｉ３成長時間、約１０秒 （Ｉｔ） ＩｎＧａＡｓＰ Ｉｔｉ １６及び１６′成
長溶液 Ｉｎ：ＩｎＰ：ＩｎＡｓ：ＧａＡａ＝Ｈｒ）：
ｉ、ｓ（キ、：ｌ：４４．３Ｃ■：］ ： ９．２［：
ｒｙ〕成長時間、約６秒 （ｉｉＤ Ｐ型ＩｎＰ＃１７ 成長溶’ＩＸ Ｉｎ：ＩｎＰ：Ｃｄ ＝１（ｒ）：５．ｓ（キ）：１０［：■〕成長時間、約
３００秒 （ｖ）ｐ型ＩｎＧａＡｓＰ層１８ 成長溶液、Ｉｎ：ＩｎＰ：ＩｎＡｓ：ＧａＡｓ：Ｚｎ＝
１［ｆ］ ： １．５［η） ： ４４．３ ［ｆｆ
＋！？］ ： ９．２［■〕：０．２Ｃキ〕 成長時間、約５０秒 第３図（ｃ）参照 例えば５ｉｎ２膜によってＶ 溝１４の両側に開口を有
するマスク１９を設けて、臭素（Ｂｒ）の０．２〔φ〕
メタノール（ＣＨｓＯＨ）溶液等による化学エツチング
を行ない、■溝１４の近傍においてｐ型半導体層である
層１８及び１７を５Ｊ断する。しかる後にマスク１９を
除去する。
層１６．ｐ型ＩｎＰ第２クラッド層１７及びｐ屋ＩｒＧ
ａＡｓＰキーヤツブ層１８を順次エピタキシャル成長す
る。なおこのエピタキシャル成長に際してＶ溝１４の外
部のｐ型ＩｎＰ／ｆｆ１２上にｎ型ＩｎＰ層１５′及び
ＩｎＧａＡｓＰ層１６′が成層重６′本実施例において
は前記各層のエピタキシャル成長は液相エピタキシャル
成長方法により成長開始温度を６００［：℃］ｃ！：し
て下記の如〈実施している０ （１）ｎ型Ｉｎ１Ｊ１１５及び１５′ 成長溶液、Ｉｎ：ＩｎＰ：Ｓｎ ：１ （：ｐ） ： ５．５ Ｃ＋＋ｖ） ： １ ｏ
Ｃｒｒｉ３成長時間、約１０秒 （Ｉｔ） ＩｎＧａＡｓＰ Ｉｔｉ １６及び１６′成
長溶液 Ｉｎ：ＩｎＰ：ＩｎＡｓ：ＧａＡａ＝Ｈｒ）：
ｉ、ｓ（キ、：ｌ：４４．３Ｃ■：］ ： ９．２［：
ｒｙ〕成長時間、約６秒 （ｉｉＤ Ｐ型ＩｎＰ＃１７ 成長溶’ＩＸ Ｉｎ：ＩｎＰ：Ｃｄ ＝１（ｒ）：５．ｓ（キ）：１０［：■〕成長時間、約
３００秒 （ｖ）ｐ型ＩｎＧａＡｓＰ層１８ 成長溶液、Ｉｎ：ＩｎＰ：ＩｎＡｓ：ＧａＡｓ：Ｚｎ＝
１［ｆ］ ： １．５［η） ： ４４．３ ［ｆｆ
＋！？］ ： ９．２［■〕：０．２Ｃキ〕 成長時間、約５０秒 第３図（ｃ）参照 例えば５ｉｎ２膜によってＶ 溝１４の両側に開口を有
するマスク１９を設けて、臭素（Ｂｒ）の０．２〔φ〕
メタノール（ＣＨｓＯＨ）溶液等による化学エツチング
を行ない、■溝１４の近傍においてｐ型半導体層である
層１８及び１７を５Ｊ断する。しかる後にマスク１９を
除去する。
第３図（ｄ）参照
前記半導体基体上にｎ型ＩｎＰ／ａ２０をエピタキシャ
ル成長する。その条件は例えば下記の通りである。
ル成長する。その条件は例えば下記の通りである。
成長溶液、Ｉｎ：ＩＴｉＰ：Ｓｎ
＝ １ （ｒ） ： ５．７５ 〔ＩＮ〕： １０ Ｃ
Ｑ’３成長開始温度、６００［：℃） 成長時間、約４００秒 次いでＳ ｉ ０２等によるマスク２１を設け、塩酸（
ＨＣｔ）等によってｎ型ＩｎＰ層２０を選択的に除去し
て、ｐ型ＩｎＧａＡｓＰキャップｊφ１８を表出するス
トライプ状の開口を設ける。
Ｑ’３成長開始温度、６００［：℃） 成長時間、約４００秒 次いでＳ ｉ ０２等によるマスク２１を設け、塩酸（
ＨＣｔ）等によってｎ型ＩｎＰ層２０を選択的に除去し
て、ｐ型ＩｎＧａＡｓＰキャップｊφ１８を表出するス
トライプ状の開口を設ける。
第３図（ｅ）参照
ｐ側電極２２を例えば金・亜鉛（Ａｕ−２ｎ）によって
、ｎ側’Ｎ？ｈＩｌ”１．２３を例えば金・錫（Ａｕ−
８ｎ）によって、前記半導体基体の各面にそれぞれ形成
する。謂に襞間等を実施して共振器長駒３００〔μｍ〕
のレーザチップが完成する。
、ｎ側’Ｎ？ｈＩｌ”１．２３を例えば金・錫（Ａｕ−
８ｎ）によって、前記半導体基体の各面にそれぞれ形成
する。謂に襞間等を実施して共振器長駒３００〔μｍ〕
のレーザチップが完成する。
次に本発明の第２の実施例を第４図に示す断面図を参照
して説明する。なお、第４図において第３図（ｅ）と同
一符号によって同一部分を示す０本第２の実施例の前記
第１の実施例と異なる点は次の通りである。
して説明する。なお、第４図において第３図（ｅ）と同
一符号によって同一部分を示す０本第２の実施例の前記
第１の実施例と異なる点は次の通りである。
（イ）前記第１の実施例においてはｐ型半導体層１８及
び１７を溝状に除去しているのに対して、木簡２の実施
例においてはＶ ６１近傍のみにｐ型中る。
び１７を溝状に除去しているのに対して、木簡２の実施
例においてはＶ ６１近傍のみにｐ型中る。
（ロ）前記第１の実施例においては前記のｐ型半導体層
１８及び１７の遇択的除去後にｎ型Ｉ ｎ Ｐ Ｐｉｔ
２０を形成しているのに対して、木簡２の実ｊ、’ｍ
’？ＩＩＩにおいてはアルミニウム・インジウム・砒素
（ＡｔＯ，４８Ｉｎ０．５２ Ａｓ ）よりなる高抵抗
層２０′をエピタキシャル成長している。ただしＡ ｔ
Ｏ，４８Ｉ ｎｏ、５２ＡａＭ２０’の成長条件は例
えば下記の通り−である。
１８及び１７の遇択的除去後にｎ型Ｉ ｎ Ｐ Ｐｉｔ
２０を形成しているのに対して、木簡２の実ｊ、’ｍ
’？ＩＩＩにおいてはアルミニウム・インジウム・砒素
（ＡｔＯ，４８Ｉｎ０．５２ Ａｓ ）よりなる高抵抗
層２０′をエピタキシャル成長している。ただしＡ ｔ
Ｏ，４８Ｉ ｎｏ、５２ＡａＭ２０’の成長条件は例
えば下記の通り−である。
成長浴液、ＡＡＩｎ：Ｉｎ：１ｎＡｓ
＝ １ｃｒ） ： ０．０９９（ｆ） ：０．３６４（
Ｐ）但しＡｔＩ ｎは固溶体であって、Ｉｎ中にＡｔを
０．１１：ａｔ％）、すなわち０．０２３５ Ｃｕ・ｔ
％ ｌ）含む。
Ｐ）但しＡｔＩ ｎは固溶体であって、Ｉｎ中にＡｔを
０．１１：ａｔ％）、すなわち０．０２３５ Ｃｕ・ｔ
％ ｌ）含む。
成長開始温度、７７５℃
成長時間、 １０００秒
木簡２の実施例の製造方法は、前記；！’ｆｌ）１点及
びｐ側邂極２２形成のためのＡｔＯ，４Ｂ Ｉｎ Ｏ，
５２Ａ ａノ脅２０′の選択的除去のエツチング液とし
て、・列え（ｆ塩酸（’ｌ−１ｃｔ）を用いること以外
は、前記イ（１の実施例と特に差はない０ 以上の如く製造された本発明の第１及び第２の実施例に
ついてその特性を測定した結果、何れの実施例について
も閾値電流は約ｉ ５ ［ｍＡ）＋発光効率は片面につ
いて約０．３．５ （＋ＡＶ／ｉｉＡ’ｌであって、先
に説明した相当する従来構造のＶＳＢレーザの発光効率
約０．２ ［ｍＶＶｍＡ ）に比較して犬１１胛に向上
しており、Ｉ持に電流−光出力特性について、第５図に
例示する如く本発明の実施例（；Ｉ ７ＪＪ Ａで示す
）は相当する従来例（破線Ｂで示す）に比較してその直
線性が大きく改善される。
びｐ側邂極２２形成のためのＡｔＯ，４Ｂ Ｉｎ Ｏ，
５２Ａ ａノ脅２０′の選択的除去のエツチング液とし
て、・列え（ｆ塩酸（’ｌ−１ｃｔ）を用いること以外
は、前記イ（１の実施例と特に差はない０ 以上の如く製造された本発明の第１及び第２の実施例に
ついてその特性を測定した結果、何れの実施例について
も閾値電流は約ｉ ５ ［ｍＡ）＋発光効率は片面につ
いて約０．３．５ （＋ＡＶ／ｉｉＡ’ｌであって、先
に説明した相当する従来構造のＶＳＢレーザの発光効率
約０．２ ［ｍＶＶｍＡ ）に比較して犬１１胛に向上
しており、Ｉ持に電流−光出力特性について、第５図に
例示する如く本発明の実施例（；Ｉ ７ＪＪ Ａで示す
）は相当する従来例（破線Ｂで示す）に比較してその直
線性が大きく改善される。
以上の説明においてはｎ壓ＩｎＰ基板上に形成されるＶ
ＳＢレーザを対象としているが、各半導体層の導電型が
前記例とは逆である場合、半導体材料がＩ ｎＰ−Ｉｎ
ＧａＡｓＰ系以外の材料である場合、もしくは溝の形状
が７字形とは異なる場合等についても、本発明を適用し
て同様の効果が得られる。
ＳＢレーザを対象としているが、各半導体層の導電型が
前記例とは逆である場合、半導体材料がＩ ｎＰ−Ｉｎ
ＧａＡｓＰ系以外の材料である場合、もしくは溝の形状
が７字形とは異なる場合等についても、本発明を適用し
て同様の効果が得られる。
また前記実施例において説明したｐ型中尋体層を切断す
る構造はｐｍ半導体層１８及び１７のみを除去している
が、活性層と同時に成長する層１６′が同時に除去され
ても支障はなく、また最後に成長する層２０がｎｍ半導
体層である場合には、第１クラッド層と同時に成長する
層１５′が除去さｉｔても層２０と層１２とによってｎ
ｐ逆接合が形成される〇 第２の実施例においては高抵抗層２０′をエピタキシャ
ル成長しているが、例えば５ｉ０２＋窒化アルミニウム
（ＡｔＮ）等の絶縁材料によって、前記高抵抗層２０′
に代る皮膜を形成してもよ（７）。ただしこれらの絶縁
皮膜は半導体基体に歪を生ずるおそれがある。
る構造はｐｍ半導体層１８及び１７のみを除去している
が、活性層と同時に成長する層１６′が同時に除去され
ても支障はなく、また最後に成長する層２０がｎｍ半導
体層である場合には、第１クラッド層と同時に成長する
層１５′が除去さｉｔても層２０と層１２とによってｎ
ｐ逆接合が形成される〇 第２の実施例においては高抵抗層２０′をエピタキシャ
ル成長しているが、例えば５ｉ０２＋窒化アルミニウム
（ＡｔＮ）等の絶縁材料によって、前記高抵抗層２０′
に代る皮膜を形成してもよ（７）。ただしこれらの絶縁
皮膜は半導体基体に歪を生ずるおそれがある。
億）発明の詳細
な説明した如く本発明によれば、ストライフ状の溝内に
ダブルへテロ接合が埋込まれた構造を有する半導体発光
装置に関して、従来見過されて来たサイリスタ類似の効
果による無効電流が抑ｆｉＪＩＪされて、発光効率の向
上、４流−光出力特性の改善が大幅に達成される。
ダブルへテロ接合が埋込まれた構造を有する半導体発光
装置に関して、従来見過されて来たサイリスタ類似の効
果による無効電流が抑ｆｉＪＩＪされて、発光効率の向
上、４流−光出力特性の改善が大幅に達成される。
第１図はＶＳＢレーザの従来例を示す断面図、第２図は
無効電流の一要因を示す説明図、第３図（１）乃至（ｅ
）は本発明の第１の実施例を示す断面図、第４１図は本
発明の第２の実側例を示す１析面図、第５図は電ｂＩＬ
−光出力特性を本発明の実施例と従来例とについて比較
する図である。 図において、１１はｎ型ＩｎＰ基板、１２はｐ型ＩｎＰ
層、１４はＶ＠、ＩＳはｎ型Ｉ ｎ Ｐ ｉ”ｇ １ク
ラソはｐ型ＩｎＧａＡｓＰ層、２０はｎ 型Ｉ ｎＰ
Ｉｎ、 ２０’は高抵抗のＡｔ０．４８Ｉｎ０．５２Ａ
ｓＪｉＷ、２２はｐ側電極。 ２３はｎ側電極を示す。 茅 １ 門 窄２閉 訃３昭 ￥−３聞 ｖ−３図 峯４叫
無効電流の一要因を示す説明図、第３図（１）乃至（ｅ
）は本発明の第１の実施例を示す断面図、第４１図は本
発明の第２の実側例を示す１析面図、第５図は電ｂＩＬ
−光出力特性を本発明の実施例と従来例とについて比較
する図である。 図において、１１はｎ型ＩｎＰ基板、１２はｐ型ＩｎＰ
層、１４はＶ＠、ＩＳはｎ型Ｉ ｎ Ｐ ｉ”ｇ １ク
ラソはｐ型ＩｎＧａＡｓＰ層、２０はｎ 型Ｉ ｎＰ
Ｉｎ、 ２０’は高抵抗のＡｔ０．４８Ｉｎ０．５２Ａ
ｓＪｉＷ、２２はｐ側電極。 ２３はｎ側電極を示す。 茅 １ 門 窄２閉 訃３昭 ￥−３聞 ｖ−３図 峯４叫
Claims (1)
- 第１導電型の半導体基板と、該半導体基板上に形成され
た第２導電型の第１の半導体層と、該第１の半導体層を
貫通するストライプ状の溝内に形成された第１導電型の
第２の半導体層と、前記溝の外部において前記第１の半
導体層に接する第１導電型の第３の半導体層と、前記第
２の半導体層に接して前記第２の半導体１のより禁制帯
幅が小である第４の半導体層と、該第４の半導体層に接
して前記溝の外縁近傍において終端し、該第４の半導体
層より禁制帯幅が大である第２導電型の累５の半導体層
と、該第５の半導体層を包囲する第１導電型の第６の半
導体層又は高抵抗層とを含んでなることを特徴とする半
導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113220A JPS605587A (ja) | 1983-06-23 | 1983-06-23 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113220A JPS605587A (ja) | 1983-06-23 | 1983-06-23 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605587A true JPS605587A (ja) | 1985-01-12 |
Family
ID=14606614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113220A Pending JPS605587A (ja) | 1983-06-23 | 1983-06-23 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754462A (en) * | 1985-04-11 | 1988-06-28 | Sharp Kabushiki Kaisha | Semiconductor laser device with a V-channel and a mesa |
-
1983
- 1983-06-23 JP JP58113220A patent/JPS605587A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754462A (en) * | 1985-04-11 | 1988-06-28 | Sharp Kabushiki Kaisha | Semiconductor laser device with a V-channel and a mesa |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0381317B2 (ja) | ||
| JPH0221683A (ja) | 半導体レーザ装置 | |
| JPH0156548B2 (ja) | ||
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JP2001210911A (ja) | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム | |
| JPS605587A (ja) | 半導体発光装置 | |
| JPS62283686A (ja) | 半導体レ−ザの製造方法 | |
| JPH02156588A (ja) | 半導体レーザおよびその製造方法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS61104687A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JPH0377675B2 (ja) | ||
| JP2001102691A (ja) | 半導体レーザ及び半導体層の酸化方法 | |
| JP3033664B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPS60137087A (ja) | 半導体レ−ザ装置 | |
| JPS59168687A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPH02240988A (ja) | 半導体レーザ | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH04130692A (ja) | 半導体レーザ装置とその製造方法 | |
| JPS6167285A (ja) | 半導体レ−ザ装置 | |
| JPS60258987A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6266694A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPS6267891A (ja) | 半導体レ−ザ装置 |