JPS6054485A - ジョゼフソン接合の製造方法 - Google Patents
ジョゼフソン接合の製造方法Info
- Publication number
- JPS6054485A JPS6054485A JP58163050A JP16305083A JPS6054485A JP S6054485 A JPS6054485 A JP S6054485A JP 58163050 A JP58163050 A JP 58163050A JP 16305083 A JP16305083 A JP 16305083A JP S6054485 A JPS6054485 A JP S6054485A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- josephson junction
- josephson
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 abstract description 9
- 239000007769 metal material Substances 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010924 continuous production Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョゼフソン接合の製造方法に関し、殊に下部
電極と」一部電極との短絡を防ぎ得る製法上の改良に関
する。
電極と」一部電極との短絡を防ぎ得る製法上の改良に関
する。
超伝導材料の下部電極と同じく超伝導材料のに1部電極
とをジョゼフソン・トンネル障壁層を挟んで形成し、極
低温下でスイッチング動作をネせるジョゼフソン接合は
周知であって、将来にHHiっての情報処理用の超高速
、低消費電力素子として大いに期待されている。然して
、実際にこの種のジョゼフソン接合を基板」二に製作す
るに際しては、当該基板の上に予め形成しである絶縁膜
の所定箇所に通常のフォト・エッチ技術を援用して開口
を形成し、その底部に先ず一般にベース・エレクトロー
ドと呼ぶ下部電極を形成し、その後、その」二面を適宜
酸化する等して障壁層を形成した後、更にその」−にカ
ウンタ・エレクI・ロードと呼ぶ上部電極を形成するよ
うになっている。
とをジョゼフソン・トンネル障壁層を挟んで形成し、極
低温下でスイッチング動作をネせるジョゼフソン接合は
周知であって、将来にHHiっての情報処理用の超高速
、低消費電力素子として大いに期待されている。然して
、実際にこの種のジョゼフソン接合を基板」二に製作す
るに際しては、当該基板の上に予め形成しである絶縁膜
の所定箇所に通常のフォト・エッチ技術を援用して開口
を形成し、その底部に先ず一般にベース・エレクトロー
ドと呼ぶ下部電極を形成し、その後、その」二面を適宜
酸化する等して障壁層を形成した後、更にその」−にカ
ウンタ・エレクI・ロードと呼ぶ上部電極を形成するよ
うになっている。
そのため、場合によっては下部電極を形成した時の超伝
導材料が以降の工程時においても絶縁膜の開口の側壁に
付着したままに残っていることがあり、そのままの状態
で障壁層を形成した後にに1部電極を形成すると、当該
開口側壁に刺着した超伝導材料部分を介して−I;都電
極と下部電極とが短絡してしまうことがままあった。こ
れは蓋し大きな問題で、集積回路全体の歩留まりを大き
く低減してしまい、所定の信頼性を確保するには冗長な
素子を多く設けなければならないことになって極めて不
合理であった・ また、」1記のように接合を形成すべき開口部分は、実
際は反転パターニングで形成されており、開口部分にフ
ォI・・レジストが残り、これをパターン的に更に反転
して当該開口を得ていた。そのため、当該開口と接合の
加工工程が連続工程とはならず、位置決め精度上の問題
や加工能率の点からも望ましくはなかった。
導材料が以降の工程時においても絶縁膜の開口の側壁に
付着したままに残っていることがあり、そのままの状態
で障壁層を形成した後にに1部電極を形成すると、当該
開口側壁に刺着した超伝導材料部分を介して−I;都電
極と下部電極とが短絡してしまうことがままあった。こ
れは蓋し大きな問題で、集積回路全体の歩留まりを大き
く低減してしまい、所定の信頼性を確保するには冗長な
素子を多く設けなければならないことになって極めて不
合理であった・ また、」1記のように接合を形成すべき開口部分は、実
際は反転パターニングで形成されており、開口部分にフ
ォI・・レジストが残り、これをパターン的に更に反転
して当該開口を得ていた。そのため、当該開口と接合の
加工工程が連続工程とはならず、位置決め精度上の問題
や加工能率の点からも望ましくはなかった。
本発明はこの点に鑑みて成されたもので、上述のような
短絡事故の発生を未然に防ぐことができ、月つ真空を破
らずに連続工程で、然も極めて高い位置決め精度が保証
される一種のセルフ・アラインが導入されるような製法
を提供せんとしたものである。
短絡事故の発生を未然に防ぐことができ、月つ真空を破
らずに連続工程で、然も極めて高い位置決め精度が保証
される一種のセルフ・アラインが導入されるような製法
を提供せんとしたものである。
以下、添附の図面に即し、本発明の実施例に就き説明す
る。
る。
先ず、第1図(A)に示すように、適当な基板1のにに
下部電極側の配線層l1llを通常の技術により構成す
る。ジョゼフソン接合はこの−にの所定の箇所に形成す
るが、この実施例では当該断面で見て水平方向に離れた
二箇所に目的のジョゼフソン接合を形成するものと想定
する。
下部電極側の配線層l1llを通常の技術により構成す
る。ジョゼフソン接合はこの−にの所定の箇所に形成す
るが、この実施例では当該断面で見て水平方向に離れた
二箇所に目的のジョゼフソン接合を形成するものと想定
する。
下部配線層−1は、これも通常の技術で良い任意の方法
により SiO等の適当な絶縁層Iによって被覆する。
により SiO等の適当な絶縁層Iによって被覆する。
次に第1図(B)に示すように、適当なフォト・レジス
ト材料Rを塗布し、形成すべきジョゼフソン接合の形状
及び全体の配置構成に合せて露光し、所定(1)パター
ニングを終えたら、当該パターン化部分Pjを介し一挙
にその下の絶縁層■までドライ・エッチし、下部配線層
W+を露ワさせる。
ト材料Rを塗布し、形成すべきジョゼフソン接合の形状
及び全体の配置構成に合せて露光し、所定(1)パター
ニングを終えたら、当該パターン化部分Pjを介し一挙
にその下の絶縁層■までドライ・エッチし、下部配線層
W+を露ワさせる。
その結果が第1図(C)に示しであるが、当該絶縁層I
に形成された開口°部分Ajが本発明によるジョゼフソ
ン接合の形成位置部分となる。この時、本発明において
重要なことは、このジョゼフソン接合形成用の開口Aj
の側壁が逆テーパ状になるようにすることである。但し
、こうした垂直方向の面を逆テーパにする技術自体は公
知であり、上記のドライ・エッチ工程において各種のエ
ツチング条件を適当に定めることにより、比較的容易に
必要な逆テーパ面が得られる。
に形成された開口°部分Ajが本発明によるジョゼフソ
ン接合の形成位置部分となる。この時、本発明において
重要なことは、このジョゼフソン接合形成用の開口Aj
の側壁が逆テーパ状になるようにすることである。但し
、こうした垂直方向の面を逆テーパにする技術自体は公
知であり、上記のドライ・エッチ工程において各種のエ
ツチング条件を適当に定めることにより、比較的容易に
必要な逆テーパ面が得られる。
このような断面構成が得られたならば、次いで、基板共
々全体を真空チャンバ内に挿入し、先ず適当な方法によ
り、開口Ajの底部に対し下部電極用の金属材料層BE
を蒸着する。その上面を放電酸化によって酸化する等し
てジョゼフソン障壁層を形成しく図中でこの層はややギ
ザギザの線で示している)、更にその上に上部電極用の
金属材料層GEを蒸着する。この工程により、第1図(
ロ)に示すように開口Aj中に所定のジョゼフソン接合
が形成されるが、必要ならば引続き、表面保護層Pを形
成する。
々全体を真空チャンバ内に挿入し、先ず適当な方法によ
り、開口Ajの底部に対し下部電極用の金属材料層BE
を蒸着する。その上面を放電酸化によって酸化する等し
てジョゼフソン障壁層を形成しく図中でこの層はややギ
ザギザの線で示している)、更にその上に上部電極用の
金属材料層GEを蒸着する。この工程により、第1図(
ロ)に示すように開口Aj中に所定のジョゼフソン接合
が形成されるが、必要ならば引続き、表面保護層Pを形
成する。
その後、既存の技術としてのリフト・オフ法により、不
要部分を除去すれば、第1図(E)に示すように目的と
するジョゼフソン接合のみを残した構造が得られる。尚
、以後の工程は通常の技術によって良く、上部電極GE
の上に必要に応じ上部耐重12を形成すれば第1図(F
)に示すようにジョゼフソン接合集積回路が完成する。
要部分を除去すれば、第1図(E)に示すように目的と
するジョゼフソン接合のみを残した構造が得られる。尚
、以後の工程は通常の技術によって良く、上部電極GE
の上に必要に応じ上部耐重12を形成すれば第1図(F
)に示すようにジョゼフソン接合集積回路が完成する。
然して、−1−記した工程を鑑みるに、本発明によれば
次のような利点乃至効果をytIることかできる。
次のような利点乃至効果をytIることかできる。
■目的のジョゼフソン接合を形成すべき開口Ajの側壁
に逆テーパが付けられているため、ジョゼフソン接合形
成の第一段階としての下部電極BEの形成時にその金属
材ネ4が当該間rlAjの側壁に付着するということ自
体、かなり良く防げるようになる。
に逆テーパが付けられているため、ジョゼフソン接合形
成の第一段階としての下部電極BEの形成時にその金属
材ネ4が当該間rlAjの側壁に付着するということ自
体、かなり良く防げるようになる。
その」−1もし仮に、そのような金属材料の引着があっ
たとしても、当該間「1側壁が逆テーパのため、第1図
(D)以降の断面に特に良く示されるように、ジョゼフ
ソン障壁層の側縁の部分と当該開口の側壁との間、及び
上部電極の下方部分と同じく開口側壁との間には横方向
に空間乃至余、裕が生ずることになり、従って壁面に付
着した当該金属材料部分がジョゼフソン障壁層を越えて
上部電極にも下部電極にも接するというようなことがな
く、もってジョゼフソン接合の短絡水1&を未然に回避
し得るものとなる。
たとしても、当該間「1側壁が逆テーパのため、第1図
(D)以降の断面に特に良く示されるように、ジョゼフ
ソン障壁層の側縁の部分と当該開口の側壁との間、及び
上部電極の下方部分と同じく開口側壁との間には横方向
に空間乃至余、裕が生ずることになり、従って壁面に付
着した当該金属材料部分がジョゼフソン障壁層を越えて
上部電極にも下部電極にも接するというようなことがな
く、もってジョゼフソン接合の短絡水1&を未然に回避
し得るものとなる。
■絶縁層Iの所定箇所への所定形状の開口A」の形成と
、この中に形成されるべきジョゼフソン接合とが同じパ
ターンによる連続工程となり、一種のセルフ・アライン
構造となるため、各接合の位置決め精度や寸法精度は窮
めて良好になり、電気的特性の画一化も図ることができ
る。
、この中に形成されるべきジョゼフソン接合とが同じパ
ターンによる連続工程となり、一種のセルフ・アライン
構造となるため、各接合の位置決め精度や寸法精度は窮
めて良好になり、電気的特性の画一化も図ることができ
る。
■上記セルフ・アラインによる一連のジョゼフソン接合
形成工程も真空を破らずに行なうことができ、−1一部
電極、下部電極、そして特にジョゼフソン障壁層の汚れ
を防ぐことかで−きるため、この点においても製作され
たジョゼフソン接合の特性を良好且つ安定に保つことが
できる。
形成工程も真空を破らずに行なうことができ、−1一部
電極、下部電極、そして特にジョゼフソン障壁層の汚れ
を防ぐことかで−きるため、この点においても製作され
たジョゼフソン接合の特性を良好且つ安定に保つことが
できる。
以」−のように1本発明によれば合理的で、且つ寸法精
度や電気的特性の良好なジョゼフソン接合を得ることが
でき、不良品の発生を大きく低減することができるため
、特に多数個のこの種ジョゼフソン接合を集積する回路
系にあっては本発明の効果は極めて大きいものがある。
度や電気的特性の良好なジョゼフソン接合を得ることが
でき、不良品の発生を大きく低減することができるため
、特に多数個のこの種ジョゼフソン接合を集積する回路
系にあっては本発明の効果は極めて大きいものがある。
第1各図は本発明の一実施例の工程説明図である。
図中、■は基板、■はジョゼフソン接合を内部に形成す
べき絶縁層、Ajは当該絶縁層中に開けられたジョゼフ
ソン接合形成用の開口、BEはジョゼフソン接合下部電
極及びその形成用材料層、GEはジョゼフソン接合上部
電極及びその形成用材料層、である。 指定代理人 工業技術院電子技術総合研究所長N、−1
−r
べき絶縁層、Ajは当該絶縁層中に開けられたジョゼフ
ソン接合形成用の開口、BEはジョゼフソン接合下部電
極及びその形成用材料層、GEはジョゼフソン接合上部
電極及びその形成用材料層、である。 指定代理人 工業技術院電子技術総合研究所長N、−1
−r
Claims (1)
- 【特許請求の範囲】 基板」二に設けられた絶縁層の内部にジョゼフソン接合
を形成するジョゼフソン接合の製造方法であって、 上記絶縁層のジョゼフソン接合を形成すべ5所定位置に
ジョゼフソン接合形成用の開口を開けるに際し、該開口
の側壁を逆テーパ状に形成し、その後、該開口中にあっ
て該開口底部に対し、形成すべきジョゼフソン接合用の
下部電極、障壁層、上部電極を順次積層していくことを
特徴とするジョゼフソン接合の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58163050A JPS6054485A (ja) | 1983-09-05 | 1983-09-05 | ジョゼフソン接合の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58163050A JPS6054485A (ja) | 1983-09-05 | 1983-09-05 | ジョゼフソン接合の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6054485A true JPS6054485A (ja) | 1985-03-28 |
Family
ID=15766216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58163050A Pending JPS6054485A (ja) | 1983-09-05 | 1983-09-05 | ジョゼフソン接合の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6054485A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111295678A (zh) * | 2017-11-27 | 2020-06-16 | 国际商业机器公司 | 与传输子量子位的超导部分tsv的背侧耦合 |
CN116193974A (zh) * | 2022-12-14 | 2023-05-30 | 中国人民解放军战略支援部队信息工程大学 | 利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54157496A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of tunnel junction |
JPS58147183A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
-
1983
- 1983-09-05 JP JP58163050A patent/JPS6054485A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54157496A (en) * | 1978-06-02 | 1979-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of tunnel junction |
JPS58147183A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111295678A (zh) * | 2017-11-27 | 2020-06-16 | 国际商业机器公司 | 与传输子量子位的超导部分tsv的背侧耦合 |
CN111295678B (zh) * | 2017-11-27 | 2023-07-28 | 国际商业机器公司 | 与传输子量子位的超导部分tsv的背侧耦合 |
CN116193974A (zh) * | 2022-12-14 | 2023-05-30 | 中国人民解放军战略支援部队信息工程大学 | 利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法 |
CN116193974B (zh) * | 2022-12-14 | 2024-05-03 | 中国人民解放军战略支援部队信息工程大学 | 利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
US6001719A (en) | Methods of forming metal silicide layers having insulator-filled recesses therein | |
JPS61260656A (ja) | 半導体装置およびその製造方法 | |
US8766454B2 (en) | Integrated circuit with self-aligned line and via | |
JPS6054485A (ja) | ジョゼフソン接合の製造方法 | |
JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
JPH01248536A (ja) | 半導体装置の製造方法 | |
JPS5821861A (ja) | 半導体記憶装置 | |
JPS6215868A (ja) | 集積回路用コンタクトの製造方法 | |
JP2891102B2 (ja) | 酸化物超電導集積回路の形成方法 | |
JPH02105529A (ja) | 半導体装置の製造方法 | |
JPH07142776A (ja) | パターンの形成方法 | |
JPS61244078A (ja) | 超伝導線路の作製方法 | |
JPS60234326A (ja) | 半導体装置の製造方法 | |
JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
JPS63252483A (ja) | 半導体装置の製造方法 | |
JPH04122051A (ja) | 半導体装置の製造方法 | |
JPH0342705B2 (ja) | ||
JPH03233928A (ja) | 半導体装置 | |
JPH04361558A (ja) | 半導体装置の製造方法 | |
JPH02310933A (ja) | 半導体装置の製造方法 | |
JPS5974623A (ja) | 半導体集積回路の製造方法 | |
JPS58127349A (ja) | 半導体装置の製造方法 | |
JPH01152775A (ja) | ジョセフソン接合素子のパターン形成方法 |