JPS605350A - プログラムル−ト記録方式 - Google Patents
プログラムル−ト記録方式Info
- Publication number
- JPS605350A JPS605350A JP58111935A JP11193583A JPS605350A JP S605350 A JPS605350 A JP S605350A JP 58111935 A JP58111935 A JP 58111935A JP 11193583 A JP11193583 A JP 11193583A JP S605350 A JPS605350 A JP S605350A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- address
- recording
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はプロセッサのプログラム実行履歴を記録する方
式に関する。
式に関する。
（２）技術の背景
プロセッサにおけるプログラムの実行は非常に高速であ
シ且つ視認し難いが、デバッグ又はプログラムの検証な
どにおいて、プログラムの実行履歴を視認化しデバッグ
又はプログラムの検証の向上を図ることが望壕れている
。
シ且つ視認し難いが、デバッグ又はプログラムの検証な
どにおいて、プログラムの実行履歴を視認化しデバッグ
又はプログラムの検証の向上を図ることが望壕れている
。
（３）従来技術と問題点
このよう役デバッグ又はプログラムの検証を行う手段、
方式は従来からも種々行なわれているが、被トレースプ
ロセッサの処理実行に影響を及ぼすことなく、簡単な構
成で必要とする情報のみ効率良く得るととができないと
いう問題点がある。
方式は従来からも種々行なわれているが、被トレースプ
ロセッサの処理実行に影響を及ぼすことなく、簡単な構
成で必要とする情報のみ効率良く得るととができないと
いう問題点がある。
（４）発明の目的
本発明の目的は、被トレースプロセッサの処理実行に影
響を与えることなく、簡単な構成でその時のデバッグ時
又はプログラムの検証時点において必要とする情報のみ
を効率良く記憶させ、被トレースノロセッサの７′３四
グラムの実行履歴を確認しプログラムデバッグ又はソフ
トウェアの検証を適確に行なわせかつ作業能率を向上さ
せることにある。
響を与えることなく、簡単な構成でその時のデバッグ時
又はプログラムの検証時点において必要とする情報のみ
を効率良く記憶させ、被トレースノロセッサの７′３四
グラムの実行履歴を確認しプログラムデバッグ又はソフ
トウェアの検証を適確に行なわせかつ作業能率を向上さ
せることにある。
（５）発明の構成
本発明においては、被トレース！ロセッサカラアドレス
信号およびデータ信号を受け入れ、記録有無判定回路で
前記アドレス信号及び前記データ信号から記録の有無を
判定し、計数条件検出回路。
信号およびデータ信号を受け入れ、記録有無判定回路で
前記アドレス信号及び前記データ信号から記録の有無を
判定し、計数条件検出回路。
及び特定条件計数回路で前記アドレス信号のうち予め指
定したアドレス範囲のアクセス回数又はインストラクシ
ョン実行回数を計数し、切換回路で前記データ信号又は
前記特定条件計数回路からの信号のいずれかを選択し、
前記記録有無判定回路で記録すべきと判定したとき前記
アドレス信号、前記切換回路からの信号および発振器か
らの時間信号を順次記憶回路に記憶させるようＫした、
グログラムルート記録方式が提供される。
定したアドレス範囲のアクセス回数又はインストラクシ
ョン実行回数を計数し、切換回路で前記データ信号又は
前記特定条件計数回路からの信号のいずれかを選択し、
前記記録有無判定回路で記録すべきと判定したとき前記
アドレス信号、前記切換回路からの信号および発振器か
らの時間信号を順次記憶回路に記憶させるようＫした、
グログラムルート記録方式が提供される。
（６）発明の実施例
本発明の一実施例としてのプログラムルート記録方式が
適用される装置を図面に示す。被トレースプロセッサ１
０のメモリバス（図示せず）からアドレス信号（被トレ
ースプロセッサの状態フラグを含む）Ｓ１０ａおよびメ
モリパスからデータ信号５１０ｄを取り出す。アドレス
信号８１０ａを記録有無判定回路１、計数条件検出回路
２および記憶回路７に印加する。データ信号５１０ｄ
を記録有無判定回路１および切換回路４に印加する。
適用される装置を図面に示す。被トレースプロセッサ１
０のメモリバス（図示せず）からアドレス信号（被トレ
ースプロセッサの状態フラグを含む）Ｓ１０ａおよびメ
モリパスからデータ信号５１０ｄを取り出す。アドレス
信号８１０ａを記録有無判定回路１、計数条件検出回路
２および記憶回路７に印加する。データ信号５１０ｄ
を記録有無判定回路１および切換回路４に印加する。
記録有無判定回路１はアドレス信号８１０ａおよびデー
タ信号５１０ｄを受け入れ予め設定された条件に合致し
ているかどうかを監視し記録すべきかどうかを判定する
ものである。記録すべきと判定した場合、記憶回路７に
記憶用タイミング信号Ｓ１を与える。
タ信号５１０ｄを受け入れ予め設定された条件に合致し
ているかどうかを監視し記録すべきかどうかを判定する
ものである。記録すべきと判定した場合、記憶回路７に
記憶用タイミング信号Ｓ１を与える。
計数条件検出回路２はインストラクションフェッチ検出
又は１６進の場合１桁を示す４ビツト毎にキャンセル可
能なアドレス比較として先頭アドレスと最終アドレスを
指定し、指定されたアドレス範囲内にアドレスのアクセ
スがあったことを検出する回路である。
又は１６進の場合１桁を示す４ビツト毎にキャンセル可
能なアドレス比較として先頭アドレスと最終アドレスを
指定し、指定されたアドレス範囲内にアドレスのアクセ
スがあったことを検出する回路である。
計数条件検出回路２で検出すると特定条件計数回路３に
おいてそのアクセス回数を計数する。こ（３） の計数信号Ｓ３は切換回路４に印加される。
おいてそのアクセス回数を計数する。こ（３） の計数信号Ｓ３は切換回路４に印加される。
切換回路４にはデータ信号５１０ｄと計数信号Ｓ３が印
加されておシ、切換によりいずれか一方を信号Ｓ４とし
て記憶回路７に印加する。
加されておシ、切換によりいずれか一方を信号Ｓ４とし
て記憶回路７に印加する。
記憶回路７にはさらに発振器５の信号を計数する時間計
数器６からの時間信号Ｓ６が印加されている。この時間
信号は一定時間ごとの信号である。
数器６からの時間信号Ｓ６が印加されている。この時間
信号は一定時間ごとの信号である。
以下図面の回路の動作について記す。
被プロセッサ１００プログラムの作動に伴ってアドレス
信号８１０ａおよびデータ信号５１０ｄが送出され、記
録有無判定回路１において記録すべきものと判定された
場合、切換回路４においてデータ信号５１０ｄを選択し
ておけば、アドレス信号８１０ａ、データ信号５１０ｄ
および時間信号Ｓ６が記憶回路７に記憶される。記録有
無判定回路における判定が記録すべき場合には順次引き
続き記憶回路７に上記情報が記憶される。
信号８１０ａおよびデータ信号５１０ｄが送出され、記
録有無判定回路１において記録すべきものと判定された
場合、切換回路４においてデータ信号５１０ｄを選択し
ておけば、アドレス信号８１０ａ、データ信号５１０ｄ
および時間信号Ｓ６が記憶回路７に記憶される。記録有
無判定回路における判定が記録すべき場合には順次引き
続き記憶回路７に上記情報が記憶される。
また切換回路４において信号Ｓ３が選択しておけば、ア
ドレス信号８１０ｍ、信号Ｓ３すなわち指定アドレス範
囲内のアクセス又はインストラクショ（４） ンが何回実施されたかを示す信号および時間信号Ｓ６が
記憶回路７に順次記憶される。
ドレス信号８１０ｍ、信号Ｓ３すなわち指定アドレス範
囲内のアクセス又はインストラクショ（４） ンが何回実施されたかを示す信号および時間信号Ｓ６が
記憶回路７に順次記憶される。
従って記憶回路７の記憶内容を読み出して分析すれば被
トレースプロセッサ１０のプログラム作動履歴が判る。
トレースプロセッサ１０のプログラム作動履歴が判る。
この回路は被トレースプロセッサ１０の処理実行には何
ら影響を及ぼさないので、デバッグ時に限らず通常実行
時にも適用することができる。
ら影響を及ぼさないので、デバッグ時に限らず通常実行
時にも適用することができる。
（７）発明の効果
本発明によれば、被トレースプロセッサの処理実行に影
響を与えることなく、簡単な構成でその時のデバッグ時
又はプログラムの検証時点において必要とする情報のみ
を効率良く記憶させ、被トレースプロセッサのプログラ
ムの実行履歴を確認しグロダラムデバッグ又はソフトウ
ェアの検証を適確に行うことができかつ作業能率を向上
させることができる。
響を与えることなく、簡単な構成でその時のデバッグ時
又はプログラムの検証時点において必要とする情報のみ
を効率良く記憶させ、被トレースプロセッサのプログラ
ムの実行履歴を確認しグロダラムデバッグ又はソフトウ
ェアの検証を適確に行うことができかつ作業能率を向上
させることができる。
図面は本発明の一実施例としてのプログラムルート記録
方式が適用される装置の回路図である。 （符号の説明） １・・・記録有無判定回路、２・・・計数条件検出回路
、３・・・特定条件計数回路、４・・・切換回路、５・
・・発振器、６・・・時間計数器、７・・・記憶回路、
１０・・・プロセッサ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （７）
方式が適用される装置の回路図である。 （符号の説明） １・・・記録有無判定回路、２・・・計数条件検出回路
、３・・・特定条件計数回路、４・・・切換回路、５・
・・発振器、６・・・時間計数器、７・・・記憶回路、
１０・・・プロセッサ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 （７）
Claims (1)
- 被トレースノロセッサからアドレス信号およびデータ信
号を受け入れ、記録有無判定回路で前記アドレス信号及
び前記データ信号から記録の有無を判定し、計数条件検
出回路及び特定条件計数回路で前記アドレス信号のうち
予め指定したアドレス範囲のアクセス回数又はインスト
ラクション実行回数を計数し、切換回路で前記データ信
号又は前記特定条件計数回路からの信号のいずれかを選
択し、前Ｍｅ記録有無判定回路で記録すべきと判定した
とき前記アドレス信号、前記切換回路からの信号および
発振器からの時間信号を順次記憶回路に記憶させるよう
にした、プログラムルート記録方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111935A JPS605350A (ja) | 1983-06-23 | 1983-06-23 | プログラムル−ト記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111935A JPS605350A (ja) | 1983-06-23 | 1983-06-23 | プログラムル−ト記録方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605350A true JPS605350A (ja) | 1985-01-11 |
Family
ID=14573818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111935A Pending JPS605350A (ja) | 1983-06-23 | 1983-06-23 | プログラムル−ト記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605350A (ja) |
-
1983
- 1983-06-23 JP JP58111935A patent/JPS605350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702297B1 (en) | A data processor with breakpoint circuit | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| CN113612661B (zh) | 检验程序稳定性的方法、装置、计算设备及存储介质 | |
| JPS605350A (ja) | プログラムル−ト記録方式 | |
| JP2789900B2 (ja) | 状態履歴記憶装置 | |
| JPH04145544A (ja) | デバッグ装置 | |
| JP2859172B2 (ja) | 情報処理装置のデバッグ回路 | |
| JPH11219293A (ja) | アドレストレース方法及びトレーサメモリ制御装置 | |
| JPH0448257B2 (ja) | ||
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JP2940000B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2979553B2 (ja) | 障害診断方式 | |
| JPH05173846A (ja) | 障害解析情報トレース方法 | |
| JP2001005689A (ja) | トレース採取回路 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPH064333A (ja) | ブレークポイント設定装置 | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPH02257348A (ja) | 情報処理装置 | |
| JP2006506720A (ja) | マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送 | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPH02178862A (ja) | 情報処理装置 |