JPS6053350A

JPS6053350A - 多段中継伝送システムの自動試験方式

Info

Publication number: JPS6053350A
Application number: JP58161440A
Authority: JP
Inventors: Seiichi Yamamoto; 山本　成一
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-09-02
Filing date: 1983-09-02
Publication date: 1985-03-27
Also published as: JPH0334708B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、多段中継伝送における自動試験方式に関し、
各中継装置に割りふったアドレスにより、障害中継区間
を判定する自動試験方式に関する。

従来、多段中継伝送における試験の方式として、各中継
装置に固有のアドレスを割りふり、試験器からの試験設
定フラグとアドレスにより該当する中継装置で折返し、
障害中継区間の判定試験を実行していた。

したがって障害中継区間を判定する為には、ｎ段中継の
場合、試験器から最大ｎ回のアドレスをかえて、試験を
実行する必要があるという欠点があった・本発明の目的は、この様な欠点を解決し、試験器から１
回の試験の実行で、障害区間の判定を可能ならしめる自
動試験の方法を提供することにある。

本発明の自動試験方式は、試験データ列として、試験の
設定・解除情報をその内容とする試験フラグ、および中
継装置のアドレスを内容とするアドレス部、および試験
データ部よ構成るデータ列、ならびに中継装置の回路と
して、試験の設定・解除情報である試験フラグを検出す
る回路、および試験器側からの試験データ部と次段の中
継装置４側から折返ってきたデータ列とを比較する回路
、およびエラーを検出した場合に、データ列を選択しア
ドレス部をつけかえる回路で構成される。

次に本発明の実施例について図面を参照して説明する。

第１図に多段中継の構成例の一例としで、３段中継の場
合の構成例を、第２図に中継装置の本発明に係る部分の
一実施例を、第３図に本発明匠係る試験データ列（ｔｄ
）の一実施例を示す。

まず第３図に於て、試験データ列（ｔｄ）の（１１）は
、試験の設定情報あるいは解除情報をその内容とする試
験フラグ、（１２）は中継装置のアドレスをその内容と
するアドレス部、（１３）は試験データ部である。

つぎに第１図に於て、（１）は試験器で、ｖＳ３図に示
す試験データ列（ｔｄ）の発生及び監視の機能を有する
。（２〜４）は中継装置で、それぞれアドレスを割りふ
られているものとする。（５）は終端装置で、試験デー
タ列（ｔｄ）の試験の設定情報の試験フラグ（ＩＪ）を
検出した場合に乞折返し状態となり、解除情報の試験フ
ック（１１）を検出した場合に折返し状態を解除する。

第２図の中継装置の一部において、（ＩＮｌ　お、１：
　ヒ０ＴＪＴ　２　）　ｌ−１、それぞれ試験ｇ５　ｆ
ｌｊ側ノｇｒ；１　ノ入力および第２の出力で、（ＩＩ
’Ｊ　２　、　ＯＵＴ　１　）　はそれぞれ終端装置（
５）側の第２のスカおよび第１の出　、力である。（６
）は試験の設定情報あるいは解除情報の試験フラグ（１
１）を検出する検出回路、（７）は試験器（１）側から
の試験データ部（１３）と終端装置（５）側からの試験
データ部（１３’）を比較判定する比較回路、（８）は
第１の選択回路で、比較回路（７）で比較判定した結果
、正しい場合に１４　、第２の入力（ＩＮ　２）からの
試験データ列（ｄｔ）を選択し、誤りの場合にしよ、第
１の入力（ＩＮｌ）からの試験データ列（ｔｄ）を選択
する。（９）はアドレスつけかえ回路で、比較ＩＬＩ　
Ｋ’５（７）で比較判定した結果、誤りの場合にしし試
験データ列（ｔｄ）のアドレス部（１２）を当該中継装
置に割りふられたアドレスにつけかえる。ｕｐ）　ｖ、
　ｒＢ　２の選択回路で、試験状態ではアドレスつけか
え回路（９）からの試験データ列（ｔｄ’　、　ｄｔ）
を選択し７、解除状態では、２Ｐｊ　２の入力（ＩＮ　
２）からの試験データ列（ｄｔ）を選択する。

次にこの実施例の動作について説明する。まＪ“、第１
図に示す試験器（１）から中継装置（２）へ、の線路（
”＋）に障害がある場合には、この障害で中継装置（２
〜４）および終端装置（５）ｔよ、試験状態とｔよなら
ず、試験器（１）では出力の試験データ列（ｔｄ）と人
力の試験データ列（ｄｔ）の相違を検１」１する。また
、中継装置（２）から試験器（１）への線路（”＋）に
障害がある場合にも、試験器（１）でｌ、１．出力の試
験データ列（ｔｄ）　ト、中ｍ装置ｆｆ　（２〜４　）
　ｋ　介ＬＭ端ｉ！：’ｊｆｌｆＨ５１で折返される入
力の試験データ列（ａｔ）との相違を検出する、次にｇ　１図に示す中継装置（２）から中継装置（３）
への線路（Ｌ２）に障害がおる場合には、中継装置（２
）は、第２図に示す検出回路（６）で試験データ列（ｔ
ｄ）の試験フラグ（１１）の試験設定情報を検出し、−
〔、試験状態に設定されるが、上記の障害で中継装置（
３，４）および終端装置（５）は試験状態とはならず、
中継装置（２）では比較回路（７）で誤りを検出し１、
選択回路（８）で第１の入力（ＩＮＩ）からの試験デー
タ列（ｔｄ）を選択し、かつアドレスつけかえ回路（９
）で試験データ列（ｔａ）のアドレス部（１２）を中継
装置（２）に割りふられたアドレスにっけがえ、選択回
路叫で、この試験データ列（ｔｄ／）を選択する。この
結果、試験器（１）では、入力の試験データ列（ｔａ勺
のアドレス部（１２）に中継装置（２）で割りふられた
アドレスをイ灸出丈る、また、中７ａｉ　装置ｉ　（３）　カら中継装置￥ｆ：
　（２１ヘＯＪ）　ＡｃｔＩｈｌｌｌ”ｒ　（Ｌ　”　
２）に障害がある場合には、中継共Ｍ　（２〜４）およ
び終端装置（５）は試験状態となるが、中継共ｆ＋′’
ｆ　（２１は比較回路（７）で誤りを検出し、上記と同
様に中継装置ｆ＃、　（２）に割シふられたアドレスを
、アドレス部（１２）につけかえられた試験データ列（
ｔｄ／）を、Ｔ４２の出力（ＯＵＴ　２）に出力し、試
験器（１）では入力の試験デｐ　列（ｔｄ’３　）７　
ト１．／　ス部（１２）に中継Ａ　ｔｉｃ　ｆｉｌで割
りふられたアドレスを検出する。

同様にして第１図に示す中継装置（３）と中）ｆｉ：装
置４゛（４）の中継区間（ｉ−ａ）Ｋ障害がある場合に
は、　中継装置（３）に割りふられたアドレスを、中継
装置ｉｐｊ　（４）と終端装ｆＲ（５１の中継区間（Ｌ
４）にμ＋ｊ（害がある１易合にし１：、中継装置＃Ｉ
′、＋４１に割りふられたアドレスを、試験器（１１で
はその人力の試験データ列（ｔｄ’）のアじしス部（１
２）に検出する。

以上述べた様に本発明は、試験器から１回の試験の実行
で、試験データ列のアドレス部の情報により、障害区間
の判定を行なえるという効果がある。

【図面の簡単な説明】

第１図は３段中継の場合の構成例、第２図は中継装置の
不発明に係る部分の一実施例のブロック回路図、第３図
は本発明の一実施例の試験データ列である。１：試旅器、２〜４：中継装置、５：終端装置、６；検
出回路、７：比較トコ口１ｉｉｉ、８，１０：選択回路
９ニアドレスつけかえ回路、Ｌｄ：試験データ列、ｄｔ：折返された試験データ列、１１：試験フラグ、１２：アビ１フ１部、１３：試験デ
ータ部。

Claims

【特許請求の範囲】多数の中継装置を直列的に結合してなる多段中継伝送シ
ステムに卦いて、所定の中継装置で、試験器から伝送されて来る試験デー
タ列と、次段の中継装置から折シ返して伝送されて来る
試験データ列とを比較し、この比較でエラーを検出した
場合に、あらかじめ当該中継装置に割りふられたアドレ
スを、上記試験データ列のアドレス部に挿入するように
したことを特徴とする多段中継伝送システムの自動試験
方式。