JPS5896303A - 多重化処理システム - Google Patents
多重化処理システムInfo
- Publication number
- JPS5896303A JPS5896303A JP56194103A JP19410381A JPS5896303A JP S5896303 A JPS5896303 A JP S5896303A JP 56194103 A JP56194103 A JP 56194103A JP 19410381 A JP19410381 A JP 19410381A JP S5896303 A JPS5896303 A JP S5896303A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- process data
- slave
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0286—Modifications to the monitored process, e.g. stopping operation or adapting control
- G05B23/0291—Switching into safety or degraded mode, e.g. protection and supervision after failure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は多重化処理システムに謙り９時に複数並列に構
成した処理系によってデータを処理する多重化処理シス
テムに関する０ （２）従来技術と問題点 フィードバック制御システムにおけるモータ電流指令等
のように、リアルタイム処理で、且つ取扱うデータがア
ナログ量のような場合、或はまた。
成した処理系によってデータを処理する多重化処理シス
テムに関する０ （２）従来技術と問題点 フィードバック制御システムにおけるモータ電流指令等
のように、リアルタイム処理で、且つ取扱うデータがア
ナログ量のような場合、或はまた。
一連の制御出力に相関があるような場合、多１系の各基
の出力は、その時点で必ずしも一致していない場合が多
い。か＼るチ重系の並行処理システムにおいて、多数決
処理を行なうと、出力結果は。
の出力は、その時点で必ずしも一致していない場合が多
い。か＼るチ重系の並行処理システムにおいて、多数決
処理を行なうと、出力結果は。
不連続となり、ｔた信頼性も低下するνぞれがある。以
上のようなシステムにおける多数決方式とじて、主系、
従系及びチェック系でシステムを多重に４１１成し、正
常時は主系から一連の制御データを田刀し、主糸が異常
のとき従系へ切換える多数決方式が有効でおる。但し、
この多数決処理（異常判定の際の制御範囲、制御量の相
関のチェック等）を単に論理回路のみで構成すれば、か
えって回路が複雑とな９．信頼性が低下する。
上のようなシステムにおける多数決方式とじて、主系、
従系及びチェック系でシステムを多重に４１１成し、正
常時は主系から一連の制御データを田刀し、主糸が異常
のとき従系へ切換える多数決方式が有効でおる。但し、
この多数決処理（異常判定の際の制御範囲、制御量の相
関のチェック等）を単に論理回路のみで構成すれば、か
えって回路が複雑とな９．信頼性が低下する。
（３）発明の目的
本発明は上記の欠点を解決するためになされ友もので、
信頼性を向上する多重化処理システムの提供を目的とす
る。
信頼性を向上する多重化処理システムの提供を目的とす
る。
（４）発明の構成
前記目的を達成するための本発明の構成は、記憶装置を
具備した処理装置を用いた複数の処理系がめって、前記
複数の処理系間でデータ交換を行って処理結果の照合と
確認を行う多重化処理システムにおいて、＊紀１！！数
の処理系の内の所定の一処理系を主系とし、その他の処
理系を従系に定めておき、ｆＩｔＩｅ処理系毎に、自系
での処理データと他系での処理データとを格納する複数
の記憶領域。
具備した処理装置を用いた複数の処理系がめって、前記
複数の処理系間でデータ交換を行って処理結果の照合と
確認を行う多重化処理システムにおいて、＊紀１！！数
の処理系の内の所定の一処理系を主系とし、その他の処
理系を従系に定めておき、ｆＩｔＩｅ処理系毎に、自系
での処理データと他系での処理データとを格納する複数
の記憶領域。
及び前記記憶領域内の処理データを比較判別して処理結
果の正常又は異常を通知する状態１６号を出力する判別
部とを設け、且つ前ｍｌ多重化処理システム内に前記複
数の処理系毎の判別部から出力される前記状態（１号を
確認して正常な処理データを選別出力させる選別部を設
け、前記主系内の前記判別部からの前記状態信号が正常
を示す事ｔ＝６＃［−ｇした時は前記主系での処理デー
タを、又異常を示す事を確認した時は、正常を示す前ｍ
ｌ状状態百号を出力している従系がＭることを確−した
彼に、当該従系での処理データ金選別出力させる事を￥
ｉ徴とするものである。
果の正常又は異常を通知する状態１６号を出力する判別
部とを設け、且つ前ｍｌ多重化処理システム内に前記複
数の処理系毎の判別部から出力される前記状態（１号を
確認して正常な処理データを選別出力させる選別部を設
け、前記主系内の前記判別部からの前記状態信号が正常
を示す事ｔ＝６＃［−ｇした時は前記主系での処理デー
タを、又異常を示す事を確認した時は、正常を示す前ｍ
ｌ状状態百号を出力している従系がＭることを確−した
彼に、当該従系での処理データ金選別出力させる事を￥
ｉ徴とするものである。
（５）発明の実施例
以下１本発明を図面によってａ明する。図面は本発明の
一実施例を説明するブロック図であり。
一実施例を説明するブロック図であり。
１、 ２． ３は記憶装置、 ４． ７． １０は処
理装置。
理装置。
５、 ６，８，９． １１． １２は判別部、１３は切
替部、１４はＡＮＤ回路、１５は通別部、１６は費報発
生部、Ａ、Ｂ、Ｃはデータ、 Ｄｉは入力データ。
替部、１４はＡＮＤ回路、１５は通別部、１６は費報発
生部、Ａ、Ｂ、Ｃはデータ、 Ｄｉは入力データ。
ＤｌｓＤｌは出力データ、Ｅム、 ＥＢ、 ＥｏはＭ’
！１ｉ！号。
！１ｉ！号。
Ｅｂｂ、 Ｅａｃ、 Ｅｂａ、 Ｅｂｅ、 Ｅｃａ、
Ｅｃｂは状崖信号。
Ｅｃｂは状崖信号。
Ｌ Ｌ ｈは記憶領域、Ｊは警報ＨＲａ、 Ｒｂ、 Ｒ
ｅはレジスタ、４２口は接点である。図面における処理
系は、３系（Ａ系、Ｂ系及びＣ系〕で構成され。
ｅはレジスタ、４２口は接点である。図面における処理
系は、３系（Ａ系、Ｂ系及びＣ系〕で構成され。
入力データＤｉを、この３つの処理系が並行に処理する
ものとする。処理系（例えばＡ系）は、記憶装置１と、
処理装置４と９判別部５，６とで構成され、６処理系は
同期したクロック信号により動作する。なおＡ系が主系
、Ｂ系が従系、Ｃ系がチェック系で、正虐時には主系で
処理されたデータが出力される。また記憶装置１，２及
び３に設けられたレジスタＲａ、 Ｒｂ、 Ｒｅは、そ
れぞれ各処理対応で同一アドレスに設定されている。図
面において９例えば入力データ０１は処理装置４で処理
され、その処理されたデータＡは処理装置４から発せら
れる書込命令（図示してい゛ない）によシ、記憶装置ｔ
ｌ内のレジスタＲａに書込まれると共に、他の処理系（
Ｂ系及びＣ系）の記憶装置２及び３内の各レジスタＲｂ
及びＲｅにも書込まれる。レジスタＲａＫ簀込まれたデ
ータＡは、直ちに記憶領域ｆへ転送される。同一に他の
処理系（Ｂ系及びＣ系）においても同様に、レジスタＲ
ｂのデータＡは記憶装置２の領域ｇに、また記憶装置３
のレジスタＲｅのデータＡは記憶領域ｇへ転送される。
ものとする。処理系（例えばＡ系）は、記憶装置１と、
処理装置４と９判別部５，６とで構成され、６処理系は
同期したクロック信号により動作する。なおＡ系が主系
、Ｂ系が従系、Ｃ系がチェック系で、正虐時には主系で
処理されたデータが出力される。また記憶装置１，２及
び３に設けられたレジスタＲａ、 Ｒｂ、 Ｒｅは、そ
れぞれ各処理対応で同一アドレスに設定されている。図
面において９例えば入力データ０１は処理装置４で処理
され、その処理されたデータＡは処理装置４から発せら
れる書込命令（図示してい゛ない）によシ、記憶装置ｔ
ｌ内のレジスタＲａに書込まれると共に、他の処理系（
Ｂ系及びＣ系）の記憶装置２及び３内の各レジスタＲｂ
及びＲｅにも書込まれる。レジスタＲａＫ簀込まれたデ
ータＡは、直ちに記憶領域ｆへ転送される。同一に他の
処理系（Ｂ系及びＣ系）においても同様に、レジスタＲ
ｂのデータＡは記憶装置２の領域ｇに、また記憶装置３
のレジスタＲｅのデータＡは記憶領域ｇへ転送される。
主系でおるＡ系で処理されたデータＡのレジスタＲａ
（Ｒｂ。
（Ｒｂ。
Ｒｅ）への書込みが終了すると９次に従系でおるＢ系で
処理されたデータＢの書込みが行われる。処理装置７か
ら発せられる書込命令（図示していない）によシ、デー
タＢがレジスタＲｂ４Ｃ誉込まれると共に、他系（Ａ系
、Ｃ系）の記憶装置１．３のレジスタＲａ、Ｒｅにデー
タＢが書込まれる。書込終了と共に、レジスタＲｂの処
理データＢは、記憶装置２の記憶領域ｆへ転送され、一
方記儂装置１１のレジスタＲ＆のデータＢは記憶領域ｇ
へ、また記憶装ｆ３のレジスタＲｅのデータＢは記憶領
域りへ。
処理されたデータＢの書込みが行われる。処理装置７か
ら発せられる書込命令（図示していない）によシ、デー
タＢがレジスタＲｂ４Ｃ誉込まれると共に、他系（Ａ系
、Ｃ系）の記憶装置１．３のレジスタＲａ、Ｒｅにデー
タＢが書込まれる。書込終了と共に、レジスタＲｂの処
理データＢは、記憶装置２の記憶領域ｆへ転送され、一
方記儂装置１１のレジスタＲ＆のデータＢは記憶領域ｇ
へ、また記憶装ｆ３のレジスタＲｅのデータＢは記憶領
域りへ。
それぞれ転送される。Ｂ系に引ｋｊｃＩ＆、チェック系
であるＣ系のデータＣの畳込み・転送も、上記と同様に
行われるので、各基の記憶装置ｌｌ、 ２． ３の記
憶領域ｆ−ｈには図示のように３処理系で処理されたデ
ータが格納されることになる。
であるＣ系のデータＣの畳込み・転送も、上記と同様に
行われるので、各基の記憶装置ｌｌ、 ２． ３の記
憶領域ｆ−ｈには図示のように３処理系で処理されたデ
ータが格納されることになる。
次に処４ｍｗｔ４，７及びｌＯが、それぞれ発する読取
命令（図示していない）によ汎 ｂ己ＩＪｉ−域ｆ−ｈ
のデータが読出される。そして１例えばＡ系において、
＋ＩＩ別部５は自系で処理されたデータＡとＢ系で処理
されたデータＢとを比較判別し。
命令（図示していない）によ汎 ｂ己ＩＪｉ−域ｆ−ｈ
のデータが読出される。そして１例えばＡ系において、
＋ＩＩ別部５は自系で処理されたデータＡとＢ系で処理
されたデータＢとを比較判別し。
また判別部６は自系で処理され九データＡとＣ系で処理
されたデータＣとの比較判別を行う。比較の結果、相違
を生じた際は、状態信号Ｅａｂ、 Ｅｓｃで不一致を発
する。同様に他のＢ系、Ｃ系の処理装置７，１０からも
読取命令が発せられ、Ｂ系では判別部８及び９により、
またＣ系では判別部１１及び１２により、自系処理デー
タと他系処理データとの比較判別が行われる。選別部１
５は、状態１ｄ号Ｅａｂ、 Ｉａｃ、 Ｅｂａ、 Ｅｂ
ｃ、 Ｅｃａ、 Ｅｃｂによる不一致の入力により、そ
の異常状態を次のように判定する。
されたデータＣとの比較判別を行う。比較の結果、相違
を生じた際は、状態信号Ｅａｂ、 Ｅｓｃで不一致を発
する。同様に他のＢ系、Ｃ系の処理装置７，１０からも
読取命令が発せられ、Ｂ系では判別部８及び９により、
またＣ系では判別部１１及び１２により、自系処理デー
タと他系処理データとの比較判別が行われる。選別部１
５は、状態１ｄ号Ｅａｂ、 Ｉａｃ、 Ｅｂａ、 Ｅｂ
ｃ、 Ｅｃａ、 Ｅｃｂによる不一致の入力により、そ
の異常状態を次のように判定する。
■ Ａ系の異常：状帽信号Ｅｂａ文びＥｃａが不一致を
発したとき（但し、 Ｅａｂ、 Ｅａｃは不定） ■ Ｂ系の異常：状態信号Ｅａｂ及びＥｃｂが不一致を
発したとき （但し、 Ｅｂａ、Ｅｂｃは不定）。
発したとき（但し、 Ｅａｂ、 Ｅａｃは不定） ■ Ｂ系の異常：状態信号Ｅａｂ及びＥｃｂが不一致を
発したとき （但し、 Ｅｂａ、Ｅｂｃは不定）。
■ Ｃ系の異常：状１１信号Ｅａｃ及びＥｂｃが不−攻
２ｉｉ−発したとき（但し、 Ｅｃａ、 Ｅｃｂは不定
） 選別部１５は、Ａ系が異常のときには異常信号Ｅムを発
し、またＢ系が異常のときには異常信号ＥＢ。
２ｉｉ−発したとき（但し、 Ｅｃａ、 Ｅｃｂは不定
） 選別部１５は、Ａ系が異常のときには異常信号Ｅムを発
し、またＢ系が異常のときには異常信号ＥＢ。
同様にＣ系異常のときには、異常信号ＥＣを発する。
切替部１３は、初期時には接点側に接続されてお９、従
って正常時には、Ａ系の出力データＤ１が出力されてい
る。もし異常信号ＥＡ（Ａ系異常）を生じたときは、切
替部１３は接点口側に切替えられ。
って正常時には、Ａ系の出力データＤ１が出力されてい
る。もし異常信号ＥＡ（Ａ系異常）を生じたときは、切
替部１３は接点口側に切替えられ。
Ｂ系の出力データＤ２が出力される。異常信号ＥＭ（Ｂ
系異常）を生じた際は、切替部１３は接点イ側に切替ら
れ、Ａ系の出力データＤ、が出力される〇異常信号Ｅム
とＥＢとを同時に生じたときには、ＡＮＤ回路１４の出
カーｒ＝号によシ警報発生部１６が起動され、警報Ｊを
発して、Ａ（主）系ｓ Ｂ （従）系共に異常である
ことを報せる。
系異常）を生じた際は、切替部１３は接点イ側に切替ら
れ、Ａ系の出力データＤ、が出力される〇異常信号Ｅム
とＥＢとを同時に生じたときには、ＡＮＤ回路１４の出
カーｒ＝号によシ警報発生部１６が起動され、警報Ｊを
発して、Ａ（主）系ｓ Ｂ （従）系共に異常である
ことを報せる。
（・ 発明の効果
以上のように本発明は、並行処、ｔｌ’を行う多警化処
理システムにおいて、各系相互の処理デーぞを比較チェ
ックすることにより、出力される処理データの信頼度を
着しく向上しうる利点を有する。
理システムにおいて、各系相互の処理デーぞを比較チェ
ックすることにより、出力される処理データの信頼度を
着しく向上しうる利点を有する。
図面は本発明の一実施例を説明するブロック図であり。
図中、 １． ２． ３は記憶装置、 ４． ７．
１０は処理装置、 ５． ６． ８． ９． １１
． １２は判別部。 １３は切替部、１４はＡＮＤＩｇＩ略、１５は送別部。 １６はｌｌｌ１４４１発生部、 Ａ、 Ｂ、 Ｃは処
理データ、Ｄｉは入力データ、Ｉ）、、Ｄ、は出力デー
タ、Ｅム、 Ｅｌ。 Ｅｃは異常信号、 Ｅａｂ、 Ｅａｃ、 Ｅｂａ、 Ｉ
ｂｃ、 ｋ：ｃｍ。 Ｗｅｂは伏線信号ｙＬｇｔ’ｈは記憶領域、Ｊは警報、
Ｒａ、 Ｒｂ、 Ｒｅはレジスタ、４２口は接点を示
すＯ
１０は処理装置、 ５． ６． ８． ９． １１
． １２は判別部。 １３は切替部、１４はＡＮＤＩｇＩ略、１５は送別部。 １６はｌｌｌ１４４１発生部、 Ａ、 Ｂ、 Ｃは処
理データ、Ｄｉは入力データ、Ｉ）、、Ｄ、は出力デー
タ、Ｅム、 Ｅｌ。 Ｅｃは異常信号、 Ｅａｂ、 Ｅａｃ、 Ｅｂａ、 Ｉ
ｂｃ、 ｋ：ｃｍ。 Ｗｅｂは伏線信号ｙＬｇｔ’ｈは記憶領域、Ｊは警報、
Ｒａ、 Ｒｂ、 Ｒｅはレジスタ、４２口は接点を示
すＯ
Claims (1)
- 記憶装置を具備した処理装置を用いた複数の処理系があ
って、前記複数の処理系間でデータ交換を行って処理結
果の照合と確１ｉを行う多重化処理システムにおいて、
前記複数の処理系の内の所定の一処理系を主系とし、そ
の池の処理系を従系に定めておき、前記処理系毎に、自
系での処理データと徊系での処理データとを格納する複
数の記憶領域、及び前記記憶領域内の処理データを比較
判別して処理結果の正常又は異常を通知する状態信号を
出力する判別部とを設け、且つ前記多重化処理システム
内に前記複数の処理系毎の判別部から出力される前記状
態信号を確認して正常な処理データを選別出力追せる遺
別部を設け、前記主系内の前記判別部からの前記状ｄ信
号が正常を示す事を４４認した時は前記主系での処理デ
ータを、又異常を示す事を確認した時は、正常を示す前
記状態信号を出力している従系が有ることを確認した後
に、当該従系での処理データを選別出力させる事を特徴
とする多重化処理システム０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194103A JPS5896303A (ja) | 1981-12-02 | 1981-12-02 | 多重化処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194103A JPS5896303A (ja) | 1981-12-02 | 1981-12-02 | 多重化処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896303A true JPS5896303A (ja) | 1983-06-08 |
Family
ID=16318986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194103A Pending JPS5896303A (ja) | 1981-12-02 | 1981-12-02 | 多重化処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896303A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020202A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 多重系制御システムのデ−タ管理方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5155643A (ja) * | 1974-11-11 | 1976-05-15 | Omron Tateisi Electronics Co | Denshikeisankiseigyohoshiki |
-
1981
- 1981-12-02 JP JP56194103A patent/JPS5896303A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5155643A (ja) * | 1974-11-11 | 1976-05-15 | Omron Tateisi Electronics Co | Denshikeisankiseigyohoshiki |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020202A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 多重系制御システムのデ−タ管理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3803560A (en) | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system | |
| US4128883A (en) | Shared busy means in a common bus environment | |
| US3829668A (en) | Double unit control device | |
| JPS5896303A (ja) | 多重化処理システム | |
| JPS6321929B2 (ja) | ||
| US5206952A (en) | Fault tolerant networking architecture | |
| JPH08297588A (ja) | 二重照合装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| SU1584137A1 (ru) | Резервированна система | |
| SU953639A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
| JP2890426B2 (ja) | 情報処理装置 | |
| JP3209582B2 (ja) | 二重化構成データ処理システム | |
| JPH05165681A (ja) | 状態履歴装置 | |
| JPH09326813A (ja) | 通信端末装置 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JPS60112155A (ja) | 障害識別方式 | |
| JPS63199555A (ja) | 同一シエルフ番号監視装置 | |
| JPH02148333A (ja) | マルチプロセッサシステムの異常診断方式 | |
| JPH0844647A (ja) | 水平分散型ネットワークシステム | |
| JPH08339335A (ja) | 冗長系切替監視制御装置 | |
| JPS63182761A (ja) | バス診断方式 | |
| JPH05289896A (ja) | フォールトトレラントコンピュータ | |
| JPS6073757A (ja) | 演算処理装置におけるヒストリ取得方法 |