JPH05165681A - 状態履歴装置 - Google Patents

状態履歴装置

Info

Publication number
JPH05165681A
JPH05165681A JP3330437A JP33043791A JPH05165681A JP H05165681 A JPH05165681 A JP H05165681A JP 3330437 A JP3330437 A JP 3330437A JP 33043791 A JP33043791 A JP 33043791A JP H05165681 A JPH05165681 A JP H05165681A
Authority
JP
Japan
Prior art keywords
sending
signal
bits
state history
tracer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3330437A
Other languages
English (en)
Inventor
Katsumasa Watanabe
克真 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3330437A priority Critical patent/JPH05165681A/ja
Publication of JPH05165681A publication Critical patent/JPH05165681A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 2つのマイクロプロセッサが冗長監視機能を
行うマイクロプロセッサにおいて、各々のマイクロプロ
セッサが有するトレーサメモリにマイクロプロセッサか
ら送出される信号を1/2ずつ履歴する。 【構成】 冗長監視機能を持つ同マイクロプロセッサ
1、2は一動作を行うため送出信号101、102の値
は常に同一である。ここでマスタ・スレーブ切り替え信
号103の値が1の時、セレクタ7は送出信号101の
上位16bitを選択し、トレーサメモリ9におくる。
また、セレクタ8は送出信号102の下位16bitを
トレーサメモリ10におくるマスタ・スレーブ切り替え
信号103の値が0の際は、セレクタ7、8の選択が逆
になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の情報処理装置が
同一の処理を同期して行ないそれぞれの処理結果を互い
に比較し差異が検出されれば装置の故障があったとする
冗長監視機能を有するプロセッサシステムの状態履歴装
置に関する。
【0002】
【従来の技術】従来、2つのマイクロプロセッサが冗長
監視を行うプロセッサシステムに含まれているトレーサ
メモリは、それぞれ自マイクロプロセッサから送出され
る信号をすべて履歴していた。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
たように従来の状態履歴装置は、2つのマイクロプロセ
ッサが同じ信号を送出するにもかかわらず、それぞれ自
マイクロプロセッサのトレーサメモリに、自マイクロプ
ロセッサから送出される全データを履歴していたため、
まったく同じトレースデータが2つのマイクロプロセッ
サ内に保持されるという無駄があった。
【0004】そこで、本発明の技術的課題は、上記欠点
に鑑み、トレーサメモリの容量を削減できる状態履歴装
置を提供することである。
【0005】
【課題を解決するための手段】本発明によれば、冗長監
視を行う第1及び第2のマイクロプロセッサから送出さ
れ互いに同一の値を有する第1及び第2の送出信号を履
歴する第1及び第2の状態履歴手段を有する状態履歴装
置において、前記第1及び第2のに送出信号のどちらか
一方をセレクトして、前記第1及び第2の状態履歴手段
のどちらか一方に送出するセレクターを設けることを特
徴とする状態履歴装置が1得られる。
【0006】また、本発明によれば、請求1項記載の状
態履歴装置において、前記セレクターは、前記第1及び
第2のマイクロプロセッサの冗長監視のためのマスタ・
スレーブ切り替え信号により切り替えが行われることを
特徴とする状態履歴装置が得られる。
【0007】また、本発明によれば、請求項1記載の状
態履歴装置において、前記マスタ・スレーブ切り替え信
号に基づいて、前記第1及び第2の送出信号の値を比較
し、不一致の場合は、不一致信号を送出する第1及び第
2の比較手段を設けたことを特徴とする状態履歴装置が
得られる。
【0008】即ち、本発明の状態履歴装置は、マイクロ
プロセッサより送出される送出信号を履歴する状態履歴
手段(トレーサメモリ)と、該状態履歴手段に履歴する
上記送出信号をセレクトするセレクターとを有する。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0010】図1は、本発明の一実施例を示すブロック
図である。
【0011】マイクロプロセッサ1及び2は、二重化シ
ステム構成となっておりまったく同じ構造で同じ動作を
行う。
【0012】セレクタ7、セレクタ8は、送出信号10
1及び102の上位16bitと下位16bitをマス
タ・スレーブ切り替え信号103の値に従いセレクトす
るしくみになっている。
【0013】また、本実施例の送出信号は、マイクロプ
ロセッサ1、2から送出される32bitのデータを現
しているが、本発明における送出信号はマイクロプロセ
ッサから送出される任意の信号に適応され、またセレク
タによる切り替えも任意である。
【0014】トレーサメモリ9、10は、セレクタ7、
8がセレクトしたデータを順次記憶していく。
【0015】マスタ・スレーブ切り替え手段5、6は、
マスタ・スレーブ切り替え信号103の値が1ならば、
情報線101の値を情報線104に送出し、マスタ・ス
レーブ切り替え信号103の値が0ならば、情報線10
2の値を情報線104に送出する。
【0016】比較手段3は、マスタ・スレーブ切り替え
信号103の値が0の時、情報線104からの送出信号
102の値と送出信号101の値とを比較し、また比較
手段4は、マスタ・スレーブ切り替え信号103の値が
1の時、情報線104からの送出信号101の値と送出
信号102の値とを比較し、不一致が出た場合、不一致
信号を送出する。
【0017】ここで、本実施例の動作説明を行う前に簡
単に冗長監視方式について説明する。
【0018】マイクロプロセッサ1及び2は上述したよ
うに、同じ動作を行うがマスタ・スレーブ切り替え信号
103の値により、一方がマスタプロセッサ、他方がス
レーブプロセッサとなる。
【0019】本実施例の場合は、マスタ・スレーブ切り
替え信号103の値が1の時、マイクロプロセッサ1は
マスタープロセッサとなり、マスタ・スレーブ切り替え
手段5は、送出データ101をそのまま情報線104に
送出する。
【0020】マイクロプロセッサ2は、マスタ・スレー
ブ切り替え信号103の値が反転され(0になって)、
マイクロプロセッサ2に入力されるため、スレーブプロ
セッサとなり、マスタ・スレーブ切り替え手段6は、送
出信号102を情報線104には送出させないように制
御する。
【0021】この時、比較手段4は、情報線104から
くる送出信号101の値と送出信号102の値とを比較
する仕組みになっている。
【0022】次に本実施例の動作説明を行う。
【0023】まず、マスタ・スレーブ切り替え信号10
3の値が1の時、セレクタ7は上述したように、送出信
号101の上位16bitまたはトレーサメモリ9に送
出し、セレクタ8は送出信号102の下位16bitを
トレーサ10に入力する。
【0024】トレーサ9及び10はセレクタ7及び8か
ら送出された送出信号101の上位16bit、及び1
02の下位16bitを順次記憶していく。
【0025】この時、送出信号101と102の値は同
じなのでトレーサ9に入力された16bitとトレーサ
10に入力された16bitを合わせると、情報線10
4送出された送出信号をそのまま履歴することと同等の
効果を有する。
【0026】
【発明の効果】以上説明したように本発明は、冗長監視
機能を有している2つのマイクロプロセッサに含まれる
トレーサメモリに、各々半分ずつの情報を履歴すればよ
いため、トレーサメモリの容量が従来の半分ですむ。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【符号の説明】
1 マイクロプロセッサ1 2 マイクロプロセッサ2 3 比較手段3 4 比較手段4 5 マスタ・スレーブ切り替え手段5 6 マスタ・スレーブ切り替え手段6 7 セレクタ7 8 セレクタ8 9 トレーサメモリ9 10 トレーサメモリ10 101 送出信号101 102 送出信号102 103 マスタスレーブ切り替え信号103 104 情報線104

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 冗長監視を行う第1及び第2のマイクロ
    プロセッサから送出され互いに同一の値を有する第1及
    び第2の送出信号を履歴する第1及び第2の状態履歴手
    段を有する状態履歴装置において、 前記第1及び第2のに送出信号のどちらか一方をセレク
    トして、前記第1及び第2の状態履歴手段のどちらか一
    方に送出するセレクターを設けることを特徴とする状態
    履歴装置。
  2. 【請求項2】 請求1項記載の状態履歴装置において、
    前記セレクターは、前記第1及び第2のマイクロプロセ
    ッサの冗長監視のためのマスタ・スレーブ切り替え信号
    により切り替えが行われることを特徴とする状態履歴装
    置。
  3. 【請求項3】 請求項1記載の状態履歴装置において、
    前記マスタ・スレーブ切り替え信号に基づいて、前記第
    1及び第2の送出信号の値を比較し、不一致の場合は、
    不一致信号を送出する第1及び第2の比較手段を設けた
    ことを特徴とする状態履歴装置。
JP3330437A 1991-12-13 1991-12-13 状態履歴装置 Withdrawn JPH05165681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3330437A JPH05165681A (ja) 1991-12-13 1991-12-13 状態履歴装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3330437A JPH05165681A (ja) 1991-12-13 1991-12-13 状態履歴装置

Publications (1)

Publication Number Publication Date
JPH05165681A true JPH05165681A (ja) 1993-07-02

Family

ID=18232607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3330437A Withdrawn JPH05165681A (ja) 1991-12-13 1991-12-13 状態履歴装置

Country Status (1)

Country Link
JP (1) JPH05165681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09114695A (ja) * 1995-10-20 1997-05-02 Nec Ibaraki Ltd 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09114695A (ja) * 1995-10-20 1997-05-02 Nec Ibaraki Ltd 情報処理装置

Similar Documents

Publication Publication Date Title
US6757777B1 (en) Bus master switching unit
JPH05165681A (ja) 状態履歴装置
US6038626A (en) Method for controlling data transfers and routing
JP2946541B2 (ja) 二重化制御システム
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
JPS5992653A (ja) デ−タ伝送装置
JP2000082016A (ja) スケ―ラブル・セレクタ・システム
JPS612440A (ja) 並列デ−タ伝送装置
JPH0764602A (ja) 二重化制御装置
JPS5870495A (ja) 多重化記憶装置の制御装置
JPH06161911A (ja) データ転送方式
JP2644572B2 (ja) フレームのオーバヘッド処理回路
JPH05134945A (ja) バスインターフエース機構
JPS5994160A (ja) 複合系電子計算機システムのデ−タ等価方式
JPS59160333A (ja) 2重系伝送路切換装置
JPH04263333A (ja) メモリ二重化方式
JPS5923677B2 (ja) 交換処理装置の二重化方式
JPS5896303A (ja) 多重化処理システム
JPS633543A (ja) 直列転送装置
JPS6290069A (ja) 多数決論理冗長構成を有する時間スイツチ
JPS59178839A (ja) データ伝送装置
JPH04302333A (ja) データ処理装置
JPS6145266B2 (ja)
JPH036741A (ja) 二重化システムのデータ出力装置
JPH01298830A (ja) データ処理伝送装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311