JPS605312A - 電源装置のシ−ケンス制御方式 - Google Patents
電源装置のシ−ケンス制御方式Info
- Publication number
- JPS605312A JPS605312A JP58114108A JP11410883A JPS605312A JP S605312 A JPS605312 A JP S605312A JP 58114108 A JP58114108 A JP 58114108A JP 11410883 A JP11410883 A JP 11410883A JP S605312 A JPS605312 A JP S605312A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control
- power
- supply device
- spc2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36043—Correction or modification of program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は複数のシステム電源制御機構からの制御信号を
異なる時刻に確実に受信できたとき電源投入／切断の動
作を開始するシーケンス制御方式（２）従来技術と問題
点 第１図に示すように例えば中央処理装置ＣＰＵ１〜ＣＰ
Ｕ４を各階に配置し、電源部ＰＷＩ〜ＰＷ４が各中央処
理装置に電源をイバ給し、それらは共通の電源制御機構
ＳＰＣにより制御されているとき、電源制御機構は５Ｐ
ＣＩ、Ｓ’ＰＣ２と複数台設け、それらは地階の電源室
に在りオペレータが他の電源設備と共に監視している構
成とする。
異なる時刻に確実に受信できたとき電源投入／切断の動
作を開始するシーケンス制御方式（２）従来技術と問題
点 第１図に示すように例えば中央処理装置ＣＰＵ１〜ＣＰ
Ｕ４を各階に配置し、電源部ＰＷＩ〜ＰＷ４が各中央処
理装置に電源をイバ給し、それらは共通の電源制御機構
ＳＰＣにより制御されているとき、電源制御機構は５Ｐ
ＣＩ、Ｓ’ＰＣ２と複数台設け、それらは地階の電源室
に在りオペレータが他の電源設備と共に監視している構
成とする。
このようなシステムでは電源部ＰＷＩ〜ＰＷ４に対し、
電源投入〆切断の制御は両電源制御機構から同時に制御
信号を送出している。しかし制御信号に雑音が混入する
などの場合、両電源制御信号が電源部に正常に伝送−さ
れないため、電源部の動作が確実でないことが起こった
。
電源投入〆切断の制御は両電源制御機構から同時に制御
信号を送出している。しかし制御信号に雑音が混入する
などの場合、両電源制御信号が電源部に正常に伝送−さ
れないため、電源部の動作が確実でないことが起こった
。
（３）発明の目的
本発明の目的は前述の欠点を改善し、複数のシステム電
源機構からの制御信号を確実に受信出来たとき電源投入
〆切断の動作を開始するシーケンス制御方式を提供する
こと６ζある。
源機構からの制御信号を確実に受信出来たとき電源投入
〆切断の動作を開始するシーケンス制御方式を提供する
こと６ζある。
（４）発明の構成
前述の目的を達成するための本発明の構成は、複数の電
源制御機構が複数の電源装置をシーケンス制御する方式
において、各電源装置はシステム電源制御機構からの制
御信号受信端子と、システム電源制御機構から時間的に
異なって少なくとも１つの制御信号を受信できることを
検出する論理演算回路を具備することである。
源制御機構が複数の電源装置をシーケンス制御する方式
において、各電源装置はシステム電源制御機構からの制
御信号受信端子と、システム電源制御機構から時間的に
異なって少なくとも１つの制御信号を受信できることを
検出する論理演算回路を具備することである。
（５）発明の実施例
第２図は本発明の第１実施例の構成を示すブロック図で
、システム電源制御機構が２台の場合を示している。５
ｐｃ１．．５ｐＣ２は各電源制御機構で、それぞれ六組
、Ｂ組のコネクタ群を有し、且つ各群共２個の出力端子
を有する。各電源制御機構のコネクタＡ１は電源部ＰＷ
Ｉと、コネクタＡ２ばＰＷ、２と、ＢｌはＰＷ３と、Ｂ
２はＰＷ４と接続されている。また電源制御機構５ＰＣ
ＩはＡ絹の方がＢ組より優先順位が高く、５ＰＣ２は逆
にＢ組の方が優先順位が高い。そのため５ＰＣＩの電源
投入シーケンスは Ａ Ｉ −Ａ ２−Ｂ １−８２ であって、切断シー
ケンスは Ｂ２−Ｂ１−Ａ２−Ａｌ であって、 ５ｐＣ２の電源投入シーケンスは Ｂ １−８２−Ａ Ｉ −Ａ ２ であって、切断シー
ケンスは Ａ２→Ａ１→Ｂ２→Ｂ１ である。
、システム電源制御機構が２台の場合を示している。５
ｐｃ１．．５ｐＣ２は各電源制御機構で、それぞれ六組
、Ｂ組のコネクタ群を有し、且つ各群共２個の出力端子
を有する。各電源制御機構のコネクタＡ１は電源部ＰＷ
Ｉと、コネクタＡ２ばＰＷ、２と、ＢｌはＰＷ３と、Ｂ
２はＰＷ４と接続されている。また電源制御機構５ＰＣ
ＩはＡ絹の方がＢ組より優先順位が高く、５ＰＣ２は逆
にＢ組の方が優先順位が高い。そのため５ＰＣＩの電源
投入シーケンスは Ａ Ｉ −Ａ ２−Ｂ １−８２ であって、切断シー
ケンスは Ｂ２−Ｂ１−Ａ２−Ａｌ であって、 ５ｐＣ２の電源投入シーケンスは Ｂ １−８２−Ａ Ｉ −Ａ ２ であって、切断シー
ケンスは Ａ２→Ａ１→Ｂ２→Ｂ１ である。
第３図は第２図の動作タイムチャ−１・であって、５Ｐ
Ｃ１，５ＰＣ２はそれぞれ電源投入時の信号を示し、Ａ
Ｉ、Ａ２間は時間も離れている。そのため電源部ＰＷＩ
について言えば、５ＰＣＩからは時刻ＴＩにおいてＡＩ
からの信号、５ＰＣ２からは時刻Ｔ３においてＡ１から
の信号が電源投入信号として（Ｊ４給される。論理演算
回路１− Ｇにおいて時刻ＴＩ、Ｔ、３間の間隔２ｔに
おける信号の少なくとも１個の信号到来を検出したとき
、電源部ＰＷＩの動作を開始する。ＰＷ３についても同
様に時刻ＴＩまたはＴ３における信号到来を、ｐｗ２と
ＰＷ４については時刻Ｔ２またはＴ４における信号到来
を検出する。電源切断時の制御も同様であり、信号送出
の順序がＦなるのみである。
Ｃ１，５ＰＣ２はそれぞれ電源投入時の信号を示し、Ａ
Ｉ、Ａ２間は時間も離れている。そのため電源部ＰＷＩ
について言えば、５ＰＣＩからは時刻ＴＩにおいてＡＩ
からの信号、５ＰＣ２からは時刻Ｔ３においてＡ１から
の信号が電源投入信号として（Ｊ４給される。論理演算
回路１− Ｇにおいて時刻ＴＩ、Ｔ、３間の間隔２ｔに
おける信号の少なくとも１個の信号到来を検出したとき
、電源部ＰＷＩの動作を開始する。ＰＷ３についても同
様に時刻ＴＩまたはＴ３における信号到来を、ｐｗ２と
ＰＷ４については時刻Ｔ２またはＴ４における信号到来
を検出する。電源切断時の制御も同様であり、信号送出
の順序がＦなるのみである。
第４図は本発明の第２実施例を示すブロック構成図であ
る。第４図において第２図と同一符号は同様のものを示
し、ＳＰＣと電源部との接続が異なっている。この場合
５ＰＣＩ、５ＰＣ２のコネクタ群Ａ、Ｂについて優先順
位は同じで、投入時Ａ −Ｂ、切断時Ｂ−Ａである。電
源部ｐｗに到来する信号タイミングは第３図と同一であ
る。
る。第４図において第２図と同一符号は同様のものを示
し、ＳＰＣと電源部との接続が異なっている。この場合
５ＰＣＩ、５ＰＣ２のコネクタ群Ａ、Ｂについて優先順
位は同じで、投入時Ａ −Ｂ、切断時Ｂ−Ａである。電
源部ｐｗに到来する信号タイミングは第３図と同一であ
る。
（６）発明の効果
このようにして本発明によると、複数の電源制御装置か
らの制御信号を時刻を異ならせて、確実に受信できたと
き、電源投入／切断の動作を開始するから、当初の制御
信号が雑音等のため正常に受信できないことがあっても
、次の制御信号が受信できれば電源の投入／切断動作に
は差支えがない。
らの制御信号を時刻を異ならせて、確実に受信できたと
き、電源投入／切断の動作を開始するから、当初の制御
信号が雑音等のため正常に受信できないことがあっても
、次の制御信号が受信できれば電源の投入／切断動作に
は差支えがない。
第１図は従来の電源部に対する電源制御機構の制御を説
明する図、 第２図は本発明の第１実施例の構成を示すブロック図、 第３図は第１実施例のタイムチャート、第４図は第２実
施例の構成を示すブロック図である。 ５ＰＣＩ、５ＰＣ２−電源制御機構 ＰＷＩ〜ＰＷ４Ｄ−電源部 Ａ１〜Ｂ４・−コネクタ ＬＧ−論理演算部 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐 月 Ｔ２ Ｔ３ Ｔ４ 第３図 ７５− 第４図
明する図、 第２図は本発明の第１実施例の構成を示すブロック図、 第３図は第１実施例のタイムチャート、第４図は第２実
施例の構成を示すブロック図である。 ５ＰＣＩ、５ＰＣ２−電源制御機構 ＰＷＩ〜ＰＷ４Ｄ−電源部 Ａ１〜Ｂ４・−コネクタ ＬＧ−論理演算部 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐 月 Ｔ２ Ｔ３ Ｔ４ 第３図 ７５− 第４図
Claims (1)
- 複数の電源制御機構が複数の電源装置をシーケンス制御
する方式において、各電源装置はシステム電源制御機構
からの制御信号受信端子と、システム電源制御機構から
時間的に異なって少なくとも１つの制御信号を受信でき
ることを検出する論理演算回路を具備することを特徴と
する電源装置のシーケンス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114108A JPS605312A (ja) | 1983-06-24 | 1983-06-24 | 電源装置のシ−ケンス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114108A JPS605312A (ja) | 1983-06-24 | 1983-06-24 | 電源装置のシ−ケンス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605312A true JPS605312A (ja) | 1985-01-11 |
Family
ID=14629319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114108A Pending JPS605312A (ja) | 1983-06-24 | 1983-06-24 | 電源装置のシ−ケンス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605312A (ja) |
-
1983
- 1983-06-24 JP JP58114108A patent/JPS605312A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6366477B2 (ja) | ||
| US4945540A (en) | Gate circuit for bus signal lines | |
| US4831516A (en) | Data transmission system between a main CPU board having a wait signal generating latch and a plurality of CPU boards | |
| JPS605312A (ja) | 電源装置のシ−ケンス制御方式 | |
| JPH0697763B2 (ja) | Ｄチャネル競合制御試験方法 | |
| JPS62102646A (ja) | 自己診断方式 | |
| SU1603390A1 (ru) | Устройство дл контрол цифровых узлов | |
| JPS5946144B2 (ja) | デ−タ伝送装置 | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPS62222798A (ja) | 時分割多重信号伝送方式 | |
| JPS60107951A (ja) | 伝送方式 | |
| JPS59198047A (ja) | 時分割多重伝送システム | |
| JPH0113798B2 (ja) | ||
| JPS62222398A (ja) | 自火報システム | |
| JPH0144063B2 (ja) | ||
| JPS61173546A (ja) | チヤネル制御方法 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPH0262699A (ja) | 防災監視装置 | |
| JPS61216560A (ja) | 保護回路 | |
| JPH05327737A (ja) | 通信異常監視装置 | |
| JPS6162320A (ja) | 電源シ−ケンス制御方式 | |
| JPS6243932A (ja) | デ−ジチエ−ンシステム | |
| JPH01140834A (ja) | 通信障害検出方式 | |
| JPS6174435A (ja) | デ−タ交換システムの初期化方式 | |
| JPH04280554A (ja) | 呼処理多重監視方式 |