JPS6052604B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPS6052604B2 JPS6052604B2 JP7642779A JP7642779A JPS6052604B2 JP S6052604 B2 JPS6052604 B2 JP S6052604B2 JP 7642779 A JP7642779 A JP 7642779A JP 7642779 A JP7642779 A JP 7642779A JP S6052604 B2 JPS6052604 B2 JP S6052604B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- resistor
- transistor
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はＢ級動作の場合とほぼ同様の電力効率で動作
し、かつスイッチング歪の発生しない電力増幅回路に関
する。
し、かつスイッチング歪の発生しない電力増幅回路に関
する。
従来、オーディオ用の電力増幅回路にはシングルエン
デツドプツシユプル（以下ＳＥＰＰと略記する。
デツドプツシユプル（以下ＳＥＰＰと略記する。
）回路が多用され、特に電力効果の良好なために所定の
アイドリング電流を流す様にはするがＢ級動作をするよ
うにバイアスしたＢ級ＳＥＰＰ電力増幅回路が採用され
ている。 しかるにＢ級ＳＥＰＰ電力増幅回路は、入力
信号の正の半サイクルの期間と、入力信号の負の半サイ
クルの期間とにおいて、アイドリング電流を無視すれば
、それぞれ負荷に電力を供給するトランー゛−に日田１
−、＾ １−μ 口＾・１−、Ａ＾ 、Ｌｌｈｂ、Ｏ
の期間の切替りに応じてトランジスタのスイッチングが
行われ、トランジスタのキャリヤ蓄積効果などに寄因し
てスイッチング歪が発生する九色があつた。
アイドリング電流を流す様にはするがＢ級動作をするよ
うにバイアスしたＢ級ＳＥＰＰ電力増幅回路が採用され
ている。 しかるにＢ級ＳＥＰＰ電力増幅回路は、入力
信号の正の半サイクルの期間と、入力信号の負の半サイ
クルの期間とにおいて、アイドリング電流を無視すれば
、それぞれ負荷に電力を供給するトランー゛−に日田１
−、＾ １−μ 口＾・１−、Ａ＾ 、Ｌｌｈｂ、Ｏ
の期間の切替りに応じてトランジスタのスイッチングが
行われ、トランジスタのキャリヤ蓄積効果などに寄因し
てスイッチング歪が発生する九色があつた。
本発明は上記にかんがみなされたもので、上記の九色
を解消してＢ級動作の場合とほぼ同様の電力効率で動作
するとともにトランジスタのスイッチングを行わせない
ようにしてスイッチング歪を発生しない電力増幅回路を
提供することを目的とするものであつて、以下本発明を
実施例により説明する。
を解消してＢ級動作の場合とほぼ同様の電力効率で動作
するとともにトランジスタのスイッチングを行わせない
ようにしてスイッチング歪を発生しない電力増幅回路を
提供することを目的とするものであつて、以下本発明を
実施例により説明する。
図面は本発明の一実施例の回路図である。
本発明の一実施例の電力増幅回路は、抵抗１３とダイオ
ード１４とを直列接続してコレクタ負荷とするトランジ
スタ１と、抵抗１５とダイオード１６とを直列接続して
コレクタ負荷とするトランジスタ２とのエミッタを共通
出力端子Ａに接続し、トランジスタ１および２がＡ級プ
ッシュプル増幅作用を行う様にトランジスタ１および２
のベース間に一定電圧のバイアス回路２１を接続し、エ
ミッタにダイオード７と抵抗８との並列回路に抵抗９を
直列接続した回路を接続したトランジスタ３をトランジ
スタ１にインバーゼットダーリントン接続し、同様にエ
ミッタにダイオード１０と抵抗１１との並列回路に抵抗
１２を直列接続した回路を接続したトランジスタ４をト
ランジスタ２にインバーゼットダーリントン接続し、ト
ランジスタ３および４にそれぞれ各別にトランジスタ５
および６をインバーゼットダーリントン接続してＳＥＰ
Ｐ電゛力増幅回路を構成する。さらにこのＳＥＰＰ電力
増幅回路において、トランジスタ３および４のコレクタ
と共通出力端子Ａとの間に各肘に抵抗１７および１８を
接続し、電源端子＋Ｂとトランジスタ５のベースとの間
に定電流回路１９を、トランジスタ６のベースと電源端
子−Ｂとの間に定電流回路２０を接続する。なお２２は
負荷である。ここで定電流回路１９および２０を接続し
たのはトランジスタ３および４のアイドリング電流が小
さくて抵抗１７および１８に発生する電圧でトランジス
タ５および６がオン状態とならない場合を考慮して設け
たもので、トランジスタ５および６をオン状態に維持す
るためのものである。いま無人力信号時はトランジスタ
１および２は勿論、トランジスタ３，４，５および６は
オン状態となつている。ます電源端子＋Ｂと共通出力端
子Ａ側の回路について説明する。
ード１４とを直列接続してコレクタ負荷とするトランジ
スタ１と、抵抗１５とダイオード１６とを直列接続して
コレクタ負荷とするトランジスタ２とのエミッタを共通
出力端子Ａに接続し、トランジスタ１および２がＡ級プ
ッシュプル増幅作用を行う様にトランジスタ１および２
のベース間に一定電圧のバイアス回路２１を接続し、エ
ミッタにダイオード７と抵抗８との並列回路に抵抗９を
直列接続した回路を接続したトランジスタ３をトランジ
スタ１にインバーゼットダーリントン接続し、同様にエ
ミッタにダイオード１０と抵抗１１との並列回路に抵抗
１２を直列接続した回路を接続したトランジスタ４をト
ランジスタ２にインバーゼットダーリントン接続し、ト
ランジスタ３および４にそれぞれ各別にトランジスタ５
および６をインバーゼットダーリントン接続してＳＥＰ
Ｐ電゛力増幅回路を構成する。さらにこのＳＥＰＰ電力
増幅回路において、トランジスタ３および４のコレクタ
と共通出力端子Ａとの間に各肘に抵抗１７および１８を
接続し、電源端子＋Ｂとトランジスタ５のベースとの間
に定電流回路１９を、トランジスタ６のベースと電源端
子−Ｂとの間に定電流回路２０を接続する。なお２２は
負荷である。ここで定電流回路１９および２０を接続し
たのはトランジスタ３および４のアイドリング電流が小
さくて抵抗１７および１８に発生する電圧でトランジス
タ５および６がオン状態とならない場合を考慮して設け
たもので、トランジスタ５および６をオン状態に維持す
るためのものである。いま無人力信号時はトランジスタ
１および２は勿論、トランジスタ３，４，５および６は
オン状態となつている。ます電源端子＋Ｂと共通出力端
子Ａ側の回路について説明する。
いま正の半サイクルの入力信号が印加されるとトランジ
スタ１のコレクタ電流は無人力信号時の値から増加する
。このトランジスタ１のコレクタ電流により抵抗１３に
Ｖ１の電圧が発生する。この電圧によりダイオード７は
オン状態となり、抵抗８，９，１３の抵抗値をＲ８，Ｒ
９，Ｒｌ３とすれば電圧Ｖ１はトランジスタ３により（
−０．６）・覧肋割合で増幅され、トランジスタ３のコ
レクタ電流はさらにトランジスタ５により増幅されて負
荷２２に電力を供給する。つぎに負の半サイクルの入力
信号が印加されるとトランジスタ１のコレクタ電流は無
人力信号時の値から減少し、ダイオード７はカットオフ
となり、電圧Ｖ１はトランジスタ３により（Ｖ１×一も
一）の割合で増幅される。
スタ１のコレクタ電流は無人力信号時の値から増加する
。このトランジスタ１のコレクタ電流により抵抗１３に
Ｖ１の電圧が発生する。この電圧によりダイオード７は
オン状態となり、抵抗８，９，１３の抵抗値をＲ８，Ｒ
９，Ｒｌ３とすれば電圧Ｖ１はトランジスタ３により（
−０．６）・覧肋割合で増幅され、トランジスタ３のコ
レクタ電流はさらにトランジスタ５により増幅されて負
荷２２に電力を供給する。つぎに負の半サイクルの入力
信号が印加されるとトランジスタ１のコレクタ電流は無
人力信号時の値から減少し、ダイオード７はカットオフ
となり、電圧Ｖ１はトランジスタ３により（Ｖ１×一も
一）の割合で増幅される。
そこでトランジＲ８＋Ｒ９スタ３および５は負の半サイ
クルの入力信号の入力期間においてもオフ状態となるこ
とはなく、負荷２２へはトランジスタ４および６から主
に電力が供給されてＢ級増幅動作に近い動作を行う。
クルの入力信号の入力期間においてもオフ状態となるこ
とはなく、負荷２２へはトランジスタ４および６から主
に電力が供給されてＢ級増幅動作に近い動作を行う。
また電源端子−Ｂと共通出力端子Ａとの間の回路につい
ての作用も上記と同様であり発明の詳細な説明は省略す
る。従つて本実施例の電力増幅回路はトランジスタ１お
よび２は勿論、トランジスタ３，４，５および６は入力
信号の極性にかかわらず常にオン状態“でスイッチング
することはなくスイッチング歪が発生することはなく、
またＢ級動作に近い動作を行うためにその電力効率もＢ
級増幅動作の場合の電力効率とほぼ同一である。
ての作用も上記と同様であり発明の詳細な説明は省略す
る。従つて本実施例の電力増幅回路はトランジスタ１お
よび２は勿論、トランジスタ３，４，５および６は入力
信号の極性にかかわらず常にオン状態“でスイッチング
することはなくスイッチング歪が発生することはなく、
またＢ級動作に近い動作を行うためにその電力効率もＢ
級増幅動作の場合の電力効率とほぼ同一である。
またダイオード１４および１６は抵抗１３および１５の
抵抗値が小さいときでも、トランジスタ３および４のベ
ース・エミッタ間の電圧ＢＥを確保するために接続した
もので抵抗１３および１５の抵抗値より省略しても差支
えない。
抵抗値が小さいときでも、トランジスタ３および４のベ
ース・エミッタ間の電圧ＢＥを確保するために接続した
もので抵抗１３および１５の抵抗値より省略しても差支
えない。
また、抵抗１７，１８、定電流回路１９，２０はトラン
ジスタ３および４のアイドリング電流の大きいときは無
くても差支えない。
ジスタ３および４のアイドリング電流の大きいときは無
くても差支えない。
以上説明した如く本発明によれば総てのトランジスタは
入力信号の極性にかかわらずオン状態を維持しスイッチ
ング歪の発生することはなく、また主として負荷に電力
を供給するトランジスタは入力信号の極性毎に替つてＢ
級動作に近い動作を行うためＢ級増幅動作の場合の電力
効率とほぼ同様の電力効率を得ることができる。
入力信号の極性にかかわらずオン状態を維持しスイッチ
ング歪の発生することはなく、また主として負荷に電力
を供給するトランジスタは入力信号の極性毎に替つてＢ
級動作に近い動作を行うためＢ級増幅動作の場合の電力
効率とほぼ同様の電力効率を得ることができる。
図面は本発明の一実施例の回路図。
１，２，３，４，５および６・・・・・・トランジスタ
、７，１０，１４および１６・・・・・・ダイオード、
２１・・・・・バイアス回路、２２・・・・・・負荷。
、７，１０，１４および１６・・・・・・ダイオード、
２１・・・・・バイアス回路、２２・・・・・・負荷。
Claims (1)
- １ 正および負の電源端子とコレクタとの間にそれぞれ
各別に接続した第１の抵抗を有し、エミッタを共通出力
端子に接続し、かつＡ級プッシュプル増幅動作をするよ
うにバイアスされた第１のおよび第２のトランジスタと
、ダイオードと第２の抵抗との並列回路に第３の抵抗を
直列接続した回路をそれぞれエミッタに接続し、かつ第
１のおよび第２のトランジスタにそれぞれ各別にインバ
ーテッドダーリントン接続した第３のおよび第４のトラ
ンジスタと、第３のおよび第４のトランジスタにそれぞ
れ各別にインバーテッドダーリントン接続した第５のお
よび第６のトランジスタとを備えてシングルエンデツド
プツシユプル回路を構成してなることを特徴とする電力
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7642779A JPS6052604B2 (ja) | 1979-06-18 | 1979-06-18 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7642779A JPS6052604B2 (ja) | 1979-06-18 | 1979-06-18 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56731A JPS56731A (en) | 1981-01-07 |
| JPS6052604B2 true JPS6052604B2 (ja) | 1985-11-20 |
Family
ID=13604864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7642779A Expired JPS6052604B2 (ja) | 1979-06-18 | 1979-06-18 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052604B2 (ja) |
-
1979
- 1979-06-18 JP JP7642779A patent/JPS6052604B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56731A (en) | 1981-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| JPH0127601B2 (ja) | ||
| JP2578096B2 (ja) | スイツチング装置 | |
| US3124757A (en) | Source | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| JPS6144406B2 (ja) | ||
| JPS6052604B2 (ja) | 電力増幅回路 | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| JPS6119542Y2 (ja) | ||
| JPS6119549Y2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JPS6119544Y2 (ja) | ||
| JPS6119545Y2 (ja) | ||
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPS6119546Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JP3733188B2 (ja) | パワーアンプ | |
| JPS6119543Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPS6119541Y2 (ja) | ||
| JP3338334B2 (ja) | 増幅回路 | |
| JPS6034285B2 (ja) | 増幅回路 | |
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JPS6050083B2 (ja) | 電力増幅回路 |