JPS6144406B2 - - Google Patents
Info
- Publication number
- JPS6144406B2 JPS6144406B2 JP53127159A JP12715978A JPS6144406B2 JP S6144406 B2 JPS6144406 B2 JP S6144406B2 JP 53127159 A JP53127159 A JP 53127159A JP 12715978 A JP12715978 A JP 12715978A JP S6144406 B2 JPS6144406 B2 JP S6144406B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000969 carrier Substances 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 6
- 102100023843 Selenoprotein P Human genes 0.000 description 6
- 229940119265 sepp Drugs 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電力増幅器、特に出力段として相補型
シングルエンデツドプツユルプル回路を備えた電
力増幅器に関するものである。
シングルエンデツドプツユルプル回路を備えた電
力増幅器に関するものである。
従来、出力段として相補型シングルエンデツド
プツシユプル回路(以下、相補型SEPP回路とい
う)を備えた電力増幅器は、第1図に示すような
電力増幅器が知られている。第1図において駆動
用エミツタホロワ・トランジスタQ1,Q2は相補
SEPP回路を構成するNPNトランジスタQ3とPNP
トランジスタQ4とそれぞれダーリントン回路を
形成するように接続され、入力端子1からの入力
信号を電流増幅し、出力端子2に出力して負荷6
に供給している。出力端子2はトランジスタ
Q3,Q4のそれぞれのエミツタ抵抗R3,R4の接続
点に接続され、さらに駆動用エミツタホロワ・ト
ランジスタQ1,Q2のそれぞれの負荷抵抗R1,R2
の接続点にも接続されている。トランジスタQ1
のベースは入力端子1に、トランジスタQ2のコ
レクタは正の電源供給端子3とトランジスタQ5
のコレクタとの接続点にそれぞれ接続され、トラ
ンジスタQ2のベースはバイアス回路5を介して
入力端子1に、トランジスタQ2のコレクタは負
の電源供給端子4とトランジスタQ3のコレクタ
との接続点にそれぞれ接続されている。また、ト
ランジスタQ3のベースはトランジスタQ1のエミ
ツタに、トランジスタQ4のベースはトランジス
タQ2のエミツタにそれぞれ接続されている。
プツシユプル回路(以下、相補型SEPP回路とい
う)を備えた電力増幅器は、第1図に示すような
電力増幅器が知られている。第1図において駆動
用エミツタホロワ・トランジスタQ1,Q2は相補
SEPP回路を構成するNPNトランジスタQ3とPNP
トランジスタQ4とそれぞれダーリントン回路を
形成するように接続され、入力端子1からの入力
信号を電流増幅し、出力端子2に出力して負荷6
に供給している。出力端子2はトランジスタ
Q3,Q4のそれぞれのエミツタ抵抗R3,R4の接続
点に接続され、さらに駆動用エミツタホロワ・ト
ランジスタQ1,Q2のそれぞれの負荷抵抗R1,R2
の接続点にも接続されている。トランジスタQ1
のベースは入力端子1に、トランジスタQ2のコ
レクタは正の電源供給端子3とトランジスタQ5
のコレクタとの接続点にそれぞれ接続され、トラ
ンジスタQ2のベースはバイアス回路5を介して
入力端子1に、トランジスタQ2のコレクタは負
の電源供給端子4とトランジスタQ3のコレクタ
との接続点にそれぞれ接続されている。また、ト
ランジスタQ3のベースはトランジスタQ1のエミ
ツタに、トランジスタQ4のベースはトランジス
タQ2のエミツタにそれぞれ接続されている。
かかる電力増幅器は、入力信号の正の半サイク
ルでトランジスタQ1,Q2が導通しトランジスタ
Q2,Q4はしや断状態となり、負の半サイクルで
はトランジスタQ2,Q4が導通しトランジスタ
Q1,Q3はしや断状態となるため、エミタ低抗
R3,R4を流れるエミツタ電流IE3,IE4は第2図
のようになる。
ルでトランジスタQ1,Q2が導通しトランジスタ
Q2,Q4はしや断状態となり、負の半サイクルで
はトランジスタQ2,Q4が導通しトランジスタ
Q1,Q3はしや断状態となるため、エミタ低抗
R3,R4を流れるエミツタ電流IE3,IE4は第2図
のようになる。
しかし、入力信号の周波数を高くしてゆき
100KHz付近まで高くすると、エミツタ低抗R3,
R4を流れるエミツタ電流IE3,IE4は第3図のよ
うに、正の半サイクルと負の半サイクルの切換点
がずれ、広がつてしまう。このため、第4図に示
すひずみ成分電流31のノツチングひずみ7も増
大してしまう。さらに入力信号の周波数を高くし
てゆくと第5図のようになつてしまい、トランジ
スタQ3,Q4には電流I3,I4が直流的に常に流れる
ようになる。この電流I3,I4は出力トランジスタ
Q3,Q4を通して電源の端子間に常時流れるよう
になるため、過大な電力消費をまねくことにな
る。さらに出力トランジスタQ3,Q4の劣化をま
ねき、電流I3,I4が大きいと出力トランジスタ
Q3,Q4を破壊させることがある。
100KHz付近まで高くすると、エミツタ低抗R3,
R4を流れるエミツタ電流IE3,IE4は第3図のよ
うに、正の半サイクルと負の半サイクルの切換点
がずれ、広がつてしまう。このため、第4図に示
すひずみ成分電流31のノツチングひずみ7も増
大してしまう。さらに入力信号の周波数を高くし
てゆくと第5図のようになつてしまい、トランジ
スタQ3,Q4には電流I3,I4が直流的に常に流れる
ようになる。この電流I3,I4は出力トランジスタ
Q3,Q4を通して電源の端子間に常時流れるよう
になるため、過大な電力消費をまねくことにな
る。さらに出力トランジスタQ3,Q4の劣化をま
ねき、電流I3,I4が大きいと出力トランジスタ
Q3,Q4を破壊させることがある。
この電流I3,I4が出力トランジスタQ3,Q4を流
れる原因は、出力トランジスタがしや断状態とな
る時、これを駆動しているエミツタホロワ・トラ
ンジスタの方が出力トランジスタよりも早くしや
断状態になるからである。この時、出力用トラン
ジスタQ3(もしくはQ4)に蓄積された蓄積キヤリ
アは、出力用トランジスタQ3(もしくはQ4)のベ
ースからみた入力容量と、駆動用のエミツタホロ
ワ・トランジスタQ1(もしくはQ2)の負荷インピ
ーダンス(R1+R2)との積で決まる時定数で放電
される。従つて、出力用トランジスタQ3(もし
くはQ4)のコレクタ電流は、蓄積キヤリアが放電
し終らなければトランジスタQ1(もしくはQ2)が
しや断状態になつても流れ続けるため、入力信号
の周期が蓄積キヤリアが放電する時定数よりも短
いならば、コレクダ電流は入力信号が他の半サイ
クルに入つても流れ続ける。また、入力信号の周
波数が更に高くなり周期が更に短くなると、出力
用トランジスタ(もしくはQ4)の蓄積キヤリアが
放電し切れなくなり、コレクタ電流は流れるよう
になり、その結果トランジスタQ3,Q4のエミツ
タに流れるエミツタIE3,IE4には大きな直流的
電流I3,I4が流れてしまう。従つて、前記した負
荷インピーダンス(R1+R2)が大きいほど高周波
特性は悪くなつてしまう。
れる原因は、出力トランジスタがしや断状態とな
る時、これを駆動しているエミツタホロワ・トラ
ンジスタの方が出力トランジスタよりも早くしや
断状態になるからである。この時、出力用トラン
ジスタQ3(もしくはQ4)に蓄積された蓄積キヤリ
アは、出力用トランジスタQ3(もしくはQ4)のベ
ースからみた入力容量と、駆動用のエミツタホロ
ワ・トランジスタQ1(もしくはQ2)の負荷インピ
ーダンス(R1+R2)との積で決まる時定数で放電
される。従つて、出力用トランジスタQ3(もし
くはQ4)のコレクタ電流は、蓄積キヤリアが放電
し終らなければトランジスタQ1(もしくはQ2)が
しや断状態になつても流れ続けるため、入力信号
の周期が蓄積キヤリアが放電する時定数よりも短
いならば、コレクダ電流は入力信号が他の半サイ
クルに入つても流れ続ける。また、入力信号の周
波数が更に高くなり周期が更に短くなると、出力
用トランジスタ(もしくはQ4)の蓄積キヤリアが
放電し切れなくなり、コレクタ電流は流れるよう
になり、その結果トランジスタQ3,Q4のエミツ
タに流れるエミツタIE3,IE4には大きな直流的
電流I3,I4が流れてしまう。従つて、前記した負
荷インピーダンス(R1+R2)が大きいほど高周波
特性は悪くなつてしまう。
また、第1図に示すごとき従来の回路構成の電
力増幅器では、出力を飽和させた場合、第6図の
ようにエミツタ電流IE3,IE4に異常電流38,
38′が流れる。この原因として、次の様なこと
が考えられる。すなわち、出力用トランジスタ
Q3あるいはQ4が飽和した場合、出力用トランジ
スタQ3,Q4のベース・エミツタ間飽和電圧がコ
レクタ・エミツタ間飽和電圧よりも大きいため、
ベース・コレクタ間のPN接合が順方向にバイア
スされるのでベース側から見た入力容量は飽和し
ていない状態に比して非常に大きくなつている。
従つて、出力トランジスタが飽和した場合、ベー
ス・コレクタ間の非常に大きな容量を充電するこ
とになるために多量のキヤリアが蓄積される。こ
の結果、出力トランジスタが飽和領域から脱した
時、この蓄積キヤリアの放電する時定数が大きい
と、蓄積キヤリアは出力トランジスタ前段のエミ
ツタホロワ・トランジスタのエミツタ・ベース間
の容量を介して過渡的にエミツタからベースと流
入する。このため、エミツタホロワ・トランジス
タ間のPN接合を逆バイアスし、この逆バイアス
電圧が一方のしや断状態にあるエミツタホロワ・
トランジスタを導通させるため、しや断状態にあ
つた出力用トランジスタが導通してしまう。この
結果、双方の出力用トランジスタが導通し、もつ
て異常電流が流れてしまうことになる。
力増幅器では、出力を飽和させた場合、第6図の
ようにエミツタ電流IE3,IE4に異常電流38,
38′が流れる。この原因として、次の様なこと
が考えられる。すなわち、出力用トランジスタ
Q3あるいはQ4が飽和した場合、出力用トランジ
スタQ3,Q4のベース・エミツタ間飽和電圧がコ
レクタ・エミツタ間飽和電圧よりも大きいため、
ベース・コレクタ間のPN接合が順方向にバイア
スされるのでベース側から見た入力容量は飽和し
ていない状態に比して非常に大きくなつている。
従つて、出力トランジスタが飽和した場合、ベー
ス・コレクタ間の非常に大きな容量を充電するこ
とになるために多量のキヤリアが蓄積される。こ
の結果、出力トランジスタが飽和領域から脱した
時、この蓄積キヤリアの放電する時定数が大きい
と、蓄積キヤリアは出力トランジスタ前段のエミ
ツタホロワ・トランジスタのエミツタ・ベース間
の容量を介して過渡的にエミツタからベースと流
入する。このため、エミツタホロワ・トランジス
タ間のPN接合を逆バイアスし、この逆バイアス
電圧が一方のしや断状態にあるエミツタホロワ・
トランジスタを導通させるため、しや断状態にあ
つた出力用トランジスタが導通してしまう。この
結果、双方の出力用トランジスタが導通し、もつ
て異常電流が流れてしまうことになる。
従つて、本発明は上述したような従来技術の欠
点を解消し、高周波特性が優れ、高周波帯域に於
ける直流成分や出力用トランジスタ飽和時の異常
電流の発生を防ぐ保護回路を備えた電力増幅器を
提供することにある。
点を解消し、高周波特性が優れ、高周波帯域に於
ける直流成分や出力用トランジスタ飽和時の異常
電流の発生を防ぐ保護回路を備えた電力増幅器を
提供することにある。
本発明によれば、2つのトランジスタが相補的
に動作するように互いに直列に接続された出力段
のそれぞれのトランジスタの各々のベースに各々
の一端が接続された第1および第2の電流―電圧
変換手段と、その電流―電圧変換手段の各々の他
端に各々のベースが接続され、かつその電流―電
圧変換手段出力電圧がベース・エミツタ間を順方
向に印加するように各々エミツタおよびコレクタ
が出力段の各々のトランジスタのベース間に接続
された2個のトランジスタを有することを特徴と
する電力増幅器を得る。
に動作するように互いに直列に接続された出力段
のそれぞれのトランジスタの各々のベースに各々
の一端が接続された第1および第2の電流―電圧
変換手段と、その電流―電圧変換手段の各々の他
端に各々のベースが接続され、かつその電流―電
圧変換手段出力電圧がベース・エミツタ間を順方
向に印加するように各々エミツタおよびコレクタ
が出力段の各々のトランジスタのベース間に接続
された2個のトランジスタを有することを特徴と
する電力増幅器を得る。
本発明の電力増幅器によると、出力用トランジ
スタに蓄積された蓄積キヤリアが放電する時定数
は、出力用トランジスタのベース・コレクタ間の
容量と新たに設けたトランジスタのコレクタ・エ
ミツタ間の導通時の動作抵抗との積で決まるた
め、蓄積電荷の放電時には新たに設けたトランジ
スタは導通状態にあり、そのコレクタ・エミツタ
間の導通時動作抵抗は極めて低いので、蓄積エヤ
リアが放電する時定数は非常に小さくなる。すな
わち蓄積キヤリアは新たに設けたトランジスタを
通つて素早く放電されるため従来技術の欠点であ
る高周波特性が悪いとか、直流成分電流や異常電
流の発生といつた欠点を解消できる。
スタに蓄積された蓄積キヤリアが放電する時定数
は、出力用トランジスタのベース・コレクタ間の
容量と新たに設けたトランジスタのコレクタ・エ
ミツタ間の導通時の動作抵抗との積で決まるた
め、蓄積電荷の放電時には新たに設けたトランジ
スタは導通状態にあり、そのコレクタ・エミツタ
間の導通時動作抵抗は極めて低いので、蓄積エヤ
リアが放電する時定数は非常に小さくなる。すな
わち蓄積キヤリアは新たに設けたトランジスタを
通つて素早く放電されるため従来技術の欠点であ
る高周波特性が悪いとか、直流成分電流や異常電
流の発生といつた欠点を解消できる。
次に、本発明の実施例を図面を用いてより詳細
に説明する。
に説明する。
第7図は本発明の一実施例を示す回路図であ
る。第7図に於いて、トランジスタQ9およびQ10
は本発明に従つて新たに挿入されたトランジスタ
である。トランジスタQ9はPNPトランジスタ
で、そのエミツタは相補型SEPP回路のNPNトラ
ンジスタQ7のベースに、コレクタは相補型SEPP
回路のPNPトランジスタQ5のベースに、ベース
は駆動用エミツタホロワ・トランジスタQ5の負
荷低抗R5と駆動用エミツタホロワワ・トランジ
スタQ6の負荷抵抗R6との接続点にそれぞれ接続
され、トランジスタQ10はNPNトランジスタで、
そのコレクタは前記NPNトランジスタQ7のベー
スに、エミツタは前記PNPトランジスタQ6のベ
ースに、ベースはトランジスタQ9のベースの接
続点にそれぞれ接続されている。トランジスタ
Q5のベースは入力端子8に接続され、その接続
点はバイアス回路12を介してトランジスタQ6
のベースにも接続されている。トランジスタ
Q5,Q7のコレクタは正の電源端子10に、トラ
ンジスタQ6,Q8のコレクタは負の電源端子11
にそれぞれ接続されている。トランジスタQ7,
Q8のそれぞれのエミツタ抵抗R7,R8の接続点に
出力端子9が接続され、出力端子9には負荷13
も接続されている。
る。第7図に於いて、トランジスタQ9およびQ10
は本発明に従つて新たに挿入されたトランジスタ
である。トランジスタQ9はPNPトランジスタ
で、そのエミツタは相補型SEPP回路のNPNトラ
ンジスタQ7のベースに、コレクタは相補型SEPP
回路のPNPトランジスタQ5のベースに、ベース
は駆動用エミツタホロワ・トランジスタQ5の負
荷低抗R5と駆動用エミツタホロワワ・トランジ
スタQ6の負荷抵抗R6との接続点にそれぞれ接続
され、トランジスタQ10はNPNトランジスタで、
そのコレクタは前記NPNトランジスタQ7のベー
スに、エミツタは前記PNPトランジスタQ6のベ
ースに、ベースはトランジスタQ9のベースの接
続点にそれぞれ接続されている。トランジスタ
Q5のベースは入力端子8に接続され、その接続
点はバイアス回路12を介してトランジスタQ6
のベースにも接続されている。トランジスタ
Q5,Q7のコレクタは正の電源端子10に、トラ
ンジスタQ6,Q8のコレクタは負の電源端子11
にそれぞれ接続されている。トランジスタQ7,
Q8のそれぞれのエミツタ抵抗R7,R8の接続点に
出力端子9が接続され、出力端子9には負荷13
も接続されている。
第7図の回路では出力用トランジスタQ7およ
びQ8の蓄積キヤリアの放電時定数は、それぞれ
の出力用トランジスタQ7,Q8のベース・コレク
タ間容量と、新たに接続したトランジスタQ9と
Q10のコレクタ・エミツタ間動作抵抗の並列接続
抵抗値との積で決まる。通常、駆動用トランジス
タの負荷インピーダンスR5およびR6は100Ω〜
300Ω程度の値に設定されるため、新たに設けた
トランジスタの動作インピーダンスの方がはるか
に低い。従つて、駆動用エミツタホロワトランジ
スタQ5がしや断状態になつても、出力用トラン
ジスタQ7に蓄積された蓄積キヤリアは、トラン
ジスタQ9およびQ10を通つて素早く放電され、出
力用トランジスタQ7のコレクタ電流は電流は入
力信号に応じて素早くしや断状態になる。ゆえ
に、出力用トランジスタQ7,Q8のエミツタ抵抗
R7,R8を流れるエミツタ電流IE7,IE8は、
100KHz程度の周波数でも第8図のようになり、
第3図および第5図のような出力電流の正の半サ
イクルと負の半サイクルに切換点がずれるとか、
直流電流成分が流れるといつたようなことはなく
なる。又このため、ノツチングひずみも改善でき
る(第9図)。従つて、高周波帯域においても出
力に歪が生じるようなことはなく、また出力用ト
ランジスタの過大電力消費はなくなり、出力用ト
ランジスタの特性劣化あるいは破壊はなくなる。
又、このノツチングひずみは、ステレオ用増幅器
では音質が悪くなるとか、高周波で音がひずんで
しまう原因となつていたが、本発明によりノツチ
ングひずみは従来に比して大幅に改善できるた
め、音質向上という効果も得られる。
びQ8の蓄積キヤリアの放電時定数は、それぞれ
の出力用トランジスタQ7,Q8のベース・コレク
タ間容量と、新たに接続したトランジスタQ9と
Q10のコレクタ・エミツタ間動作抵抗の並列接続
抵抗値との積で決まる。通常、駆動用トランジス
タの負荷インピーダンスR5およびR6は100Ω〜
300Ω程度の値に設定されるため、新たに設けた
トランジスタの動作インピーダンスの方がはるか
に低い。従つて、駆動用エミツタホロワトランジ
スタQ5がしや断状態になつても、出力用トラン
ジスタQ7に蓄積された蓄積キヤリアは、トラン
ジスタQ9およびQ10を通つて素早く放電され、出
力用トランジスタQ7のコレクタ電流は電流は入
力信号に応じて素早くしや断状態になる。ゆえ
に、出力用トランジスタQ7,Q8のエミツタ抵抗
R7,R8を流れるエミツタ電流IE7,IE8は、
100KHz程度の周波数でも第8図のようになり、
第3図および第5図のような出力電流の正の半サ
イクルと負の半サイクルに切換点がずれるとか、
直流電流成分が流れるといつたようなことはなく
なる。又このため、ノツチングひずみも改善でき
る(第9図)。従つて、高周波帯域においても出
力に歪が生じるようなことはなく、また出力用ト
ランジスタの過大電力消費はなくなり、出力用ト
ランジスタの特性劣化あるいは破壊はなくなる。
又、このノツチングひずみは、ステレオ用増幅器
では音質が悪くなるとか、高周波で音がひずんで
しまう原因となつていたが、本発明によりノツチ
ングひずみは従来に比して大幅に改善できるた
め、音質向上という効果も得られる。
また、上記したように出力用トランジスタQ7
(もしくはQ8)の蓄積キヤリアはトランジスタ
Q9,Q10を通つて素早く放電されるため、駆動用
エミツタホロワトランジスタQ5のベース・エミ
ツタ間に蓄積キヤリアが流入し、トランジスタ
Q5のベース・エミツタ間を逆バイアスするため
に駆動用エミツタホロワ・トランジスタQ6を導
通させ、もつて出力用トランジスタQ8をも導通
させることはなくなる。従つて、双方の出力用ト
ランジスタQ7,Q8がいずれも導通状態にあり得
ることはなく、異常電流の発生もなくなる(第1
0図)。
(もしくはQ8)の蓄積キヤリアはトランジスタ
Q9,Q10を通つて素早く放電されるため、駆動用
エミツタホロワトランジスタQ5のベース・エミ
ツタ間に蓄積キヤリアが流入し、トランジスタ
Q5のベース・エミツタ間を逆バイアスするため
に駆動用エミツタホロワ・トランジスタQ6を導
通させ、もつて出力用トランジスタQ8をも導通
させることはなくなる。従つて、双方の出力用ト
ランジスタQ7,Q8がいずれも導通状態にあり得
ることはなく、異常電流の発生もなくなる(第1
0図)。
以上述べたような本実施例によれば従来技術の
欠点はすべて解消でき、高周波特性が優れた電力
増幅器を得ることができる。
欠点はすべて解消でき、高周波特性が優れた電力
増幅器を得ることができる。
第11図は本発明の他の実施例を示す回路図で
ある。第11図に於いて、トランジスタQ15,
Q16は本発明に従つて挿入されたトランジスタ
で、トランジスタR15のベースは抵抗R11を介して
トランジスタQ11のエミツタに、トランジスタ
Q16のベースは抵抗R12を介してトランジスタQ12
のエミツタにそれぞれ接続されている。トランジ
スタQ15のコレクタおよびトランジスタQ16のエ
ミツタは出力段トランジスタQ13のベースに、ト
ランジスタQ15のエミツタおよびトランジスタ
Q16のコレクタは出力段トランジスタQ14のベー
スにそれぞれ接続されている。入力端子14はト
ランジスタQ11のベースに接続されるとともにバ
イアス回路18を介してトランジスタQ12のベー
スに接続されている。駆動用エミツタホロワ・ト
ランジスタQ11,Q12はそれぞれ出力用トランジ
スタQ13,Q14とダーリントン回路を構成するよ
うに接続され、出力用トランジスタQ13,Q14の
それぞれのエミツタ抵抗R13,R14とともに正負の
電源16,17間に直列に接続されている。出力
端子15には負荷19が接続されている。
ある。第11図に於いて、トランジスタQ15,
Q16は本発明に従つて挿入されたトランジスタ
で、トランジスタR15のベースは抵抗R11を介して
トランジスタQ11のエミツタに、トランジスタ
Q16のベースは抵抗R12を介してトランジスタQ12
のエミツタにそれぞれ接続されている。トランジ
スタQ15のコレクタおよびトランジスタQ16のエ
ミツタは出力段トランジスタQ13のベースに、ト
ランジスタQ15のエミツタおよびトランジスタ
Q16のコレクタは出力段トランジスタQ14のベー
スにそれぞれ接続されている。入力端子14はト
ランジスタQ11のベースに接続されるとともにバ
イアス回路18を介してトランジスタQ12のベー
スに接続されている。駆動用エミツタホロワ・ト
ランジスタQ11,Q12はそれぞれ出力用トランジ
スタQ13,Q14とダーリントン回路を構成するよ
うに接続され、出力用トランジスタQ13,Q14の
それぞれのエミツタ抵抗R13,R14とともに正負の
電源16,17間に直列に接続されている。出力
端子15には負荷19が接続されている。
第11図のトランジスタQ15,Q16は抵抗R11,
R12に流れる出力用トランジスタの蓄積キヤリア
による電圧降下で導通する。従つて、出力用トラ
ンジスタの蓄積キヤリアの放電時定数は、出力用
トランジスタのベース・コレクタ間容量とトラン
ジスタQ15,Q16の導通時動作抵抗の並列接続抵
抗値で決まる。故に、本発明の一実施例で記載し
たことと同様な理由によつて同等の効果を得るこ
とができ、従来技術の欠点を解消できる。又、第
11図の実施例では電流―電圧変換手段である抵
抗R11およびR12はトランジスタQ15,Q16のベー
ス・エミツタ間電圧を与える必要がないので、第
7図の抵抗R5,R6より大きな低抗値で動作可能
である。
R12に流れる出力用トランジスタの蓄積キヤリア
による電圧降下で導通する。従つて、出力用トラ
ンジスタの蓄積キヤリアの放電時定数は、出力用
トランジスタのベース・コレクタ間容量とトラン
ジスタQ15,Q16の導通時動作抵抗の並列接続抵
抗値で決まる。故に、本発明の一実施例で記載し
たことと同様な理由によつて同等の効果を得るこ
とができ、従来技術の欠点を解消できる。又、第
11図の実施例では電流―電圧変換手段である抵
抗R11およびR12はトランジスタQ15,Q16のベー
ス・エミツタ間電圧を与える必要がないので、第
7図の抵抗R5,R6より大きな低抗値で動作可能
である。
本発明は相補型SEPP回路を備えた電力増幅器
のすべてに適応でき、例えば入力段として差動増
幅器を用いた相補型SEPP増幅器などにも適応で
きることはいうまでもない。
のすべてに適応でき、例えば入力段として差動増
幅器を用いた相補型SEPP増幅器などにも適応で
きることはいうまでもない。
第1図は従来の電力増幅器の回路図、第2,
3,5,6図は従来の電力増幅器の出力用トラン
ジスタのエミツタ電流波形図、第4図は従来の電
力増幅器の出力伝流波形図およびひずみ成分波形
図であり、第7図は本発明の一実施例を示す電力
増幅器の回路図、第8,10図は本発明の一実施
の電力増幅器の出力トランジスタのエミツタ電流
波形図、第9図は本発明の一実施例の電力増幅器
の出力電流波形図およびひずみ成分波形図、第1
1図は本発明の他の実施例を示す電力増幅器の回
路図である。 1,8,14……入力端子、2,9,15……
出力端子、3,10,16……正の電源端子、
4,11,17……負の電源端子、5,12,1
8……バイアス回路、6,13,19……負荷、
7……ノツチングひずみ、IE3,IE7……NPN出
力用トランジスタのエミツタ電流、IE4,IE8…
…PNP出力用トランジスタのエミツタ電流、Q1
乃至Q16……トランジスタ、R1乃至R14……抵
抗、30……出力電流、31……ひずみ成分電
流。
3,5,6図は従来の電力増幅器の出力用トラン
ジスタのエミツタ電流波形図、第4図は従来の電
力増幅器の出力伝流波形図およびひずみ成分波形
図であり、第7図は本発明の一実施例を示す電力
増幅器の回路図、第8,10図は本発明の一実施
の電力増幅器の出力トランジスタのエミツタ電流
波形図、第9図は本発明の一実施例の電力増幅器
の出力電流波形図およびひずみ成分波形図、第1
1図は本発明の他の実施例を示す電力増幅器の回
路図である。 1,8,14……入力端子、2,9,15……
出力端子、3,10,16……正の電源端子、
4,11,17……負の電源端子、5,12,1
8……バイアス回路、6,13,19……負荷、
7……ノツチングひずみ、IE3,IE7……NPN出
力用トランジスタのエミツタ電流、IE4,IE8…
…PNP出力用トランジスタのエミツタ電流、Q1
乃至Q16……トランジスタ、R1乃至R14……抵
抗、30……出力電流、31……ひずみ成分電
流。
Claims (1)
- 1 一導電型の第1のトランジスタと、逆導電型
の第2のトランジスタと、これら第1および第2
のトランジスタのコレクターエミツタ電流路を電
源端子間に直列に接続する手段と、前記第1のト
ランジスタに対してダーリントン接続された前記
一導電型の第3のトランジスタと、前記第2のト
ランジスタに対してダーリントン接続された前記
逆導電型の第4のトランジスタと、前記第3およ
び第4のトランジスタのベースに入力信号を供給
する手段と、前記第1および第2のトランジスタ
のベース間に夫々のコレクターエミツタ電流路が
接続された前記一導電型の第5のトランジスタお
よび前記逆導電型の第6のトランジスタと、前記
第1および第5のトランジスタのベース間に接続
された第1の抵抗と、前記第2および第6のトラ
ンジスタのベース間に接続された第2の抵抗とを
有する電力増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12715978A JPS5553910A (en) | 1978-10-16 | 1978-10-16 | Power amplifier |
US06/085,417 US4317081A (en) | 1978-10-16 | 1979-10-16 | Single-ended push-pull power amplifier having improved high frequency characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12715978A JPS5553910A (en) | 1978-10-16 | 1978-10-16 | Power amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5553910A JPS5553910A (en) | 1980-04-19 |
JPS6144406B2 true JPS6144406B2 (ja) | 1986-10-02 |
Family
ID=14953090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12715978A Granted JPS5553910A (en) | 1978-10-16 | 1978-10-16 | Power amplifier |
Country Status (2)
Country | Link |
---|---|
US (1) | US4317081A (ja) |
JP (1) | JPS5553910A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783252B2 (ja) * | 1982-07-12 | 1995-09-06 | 株式会社日立製作所 | 半導体集積回路装置 |
JPS59231905A (ja) * | 1983-06-14 | 1984-12-26 | Onkyo Corp | 電力増幅器 |
FR2561472B1 (fr) * | 1984-03-19 | 1991-05-10 | Cit Alcatel | Translateur de niveaux logiques |
US4647794A (en) * | 1985-05-22 | 1987-03-03 | Teledyne Industries, Inc. | Solid state relay having non overlapping switch closures |
US4945259A (en) * | 1988-11-10 | 1990-07-31 | Burr-Brown Corporation | Bias voltage generator and method |
US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
US6317000B1 (en) | 2000-10-05 | 2001-11-13 | Texas Instruments Incorporated | Overload recovery circuit and method |
US6703900B2 (en) | 2002-06-05 | 2004-03-09 | Texas Instruments Incorporated | Fast, stable overload recovery circuit and method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5129853A (ja) * | 1974-09-06 | 1976-03-13 | Nippon Musical Instruments Mfg |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3831102A (en) * | 1973-03-09 | 1974-08-20 | Rauland Corp | Push-pull audio amplifier |
-
1978
- 1978-10-16 JP JP12715978A patent/JPS5553910A/ja active Granted
-
1979
- 1979-10-16 US US06/085,417 patent/US4317081A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5129853A (ja) * | 1974-09-06 | 1976-03-13 | Nippon Musical Instruments Mfg |
Also Published As
Publication number | Publication date |
---|---|
JPS5553910A (en) | 1980-04-19 |
US4317081A (en) | 1982-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3537023A (en) | Class b transistor power amplifier | |
JPS648923B2 (ja) | ||
JPS644375B2 (ja) | ||
US4254379A (en) | Push-pull amplifier circuit | |
US4728903A (en) | Class A high-fidelity amplifier | |
JPS6144406B2 (ja) | ||
JPH11340785A (ja) | 能動低域通過フィルタ | |
US4063185A (en) | Direct coupling type power amplifier circuit | |
JP2578096B2 (ja) | スイツチング装置 | |
US4306199A (en) | Push-pull amplifier | |
US3883813A (en) | Low-frequency power amplifier | |
US4068187A (en) | Audio-frequency power amplifiers | |
EP0014095A1 (en) | PNP output short circuit protection | |
US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
US3728638A (en) | Transistorized power amplifier circuit | |
JPS6151447B2 (ja) | ||
JP3733188B2 (ja) | パワーアンプ | |
JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
JPS6119540Y2 (ja) | ||
US4841171A (en) | High speed comparator circuit with single supply voltage | |
JPS622818Y2 (ja) | ||
JPS6119545Y2 (ja) | ||
JPS6119549Y2 (ja) | ||
JPS6231523B2 (ja) | ||
JPH1032437A (ja) | 電力増幅器 |