JPS6052580B2 - 半導体装置に於ける表面保護膜の製法 - Google Patents
半導体装置に於ける表面保護膜の製法Info
- Publication number
- JPS6052580B2 JPS6052580B2 JP13017978A JP13017978A JPS6052580B2 JP S6052580 B2 JPS6052580 B2 JP S6052580B2 JP 13017978 A JP13017978 A JP 13017978A JP 13017978 A JP13017978 A JP 13017978A JP S6052580 B2 JPS6052580 B2 JP S6052580B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- semiconductor devices
- surface protective
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明はプレーナ型トランジスタやプレーナ型ダイオー
ド等の少くとも１個のＰＮ接合をする半導体装置の表面
を酸化シリコン膜等の表面保護膜にて保護した表面保護
膜構造に係り、特にその表面保護膜の製法に関する。
ド等の少くとも１個のＰＮ接合をする半導体装置の表面
を酸化シリコン膜等の表面保護膜にて保護した表面保護
膜構造に係り、特にその表面保護膜の製法に関する。
従来よりＰＮ接合を有するプレーナ形半導体装置におい
ては、接合の保護安定化に酸化シリコン（ＳｉＯ０）膜
が広く用いられているが、ＳＩＱ、膜は外部からのイオ
ン汚染に対するパッシベーション能力が充分とはいえす
、そのためＳｉＯ２膜と併せて他の保護安定化膜が用い
らている。
ては、接合の保護安定化に酸化シリコン（ＳｉＯ０）膜
が広く用いられているが、ＳＩＱ、膜は外部からのイオ
ン汚染に対するパッシベーション能力が充分とはいえす
、そのためＳｉＯ２膜と併せて他の保護安定化膜が用い
らている。
なかでもシリコン窒膜（Ｓｉ３Ｎ０）は非常に緻密な膜
質を有しているため、イオンを阻止する能力が最も優れ
ているので種々のダイオード、トランジスタ、ＩＣに用
いられている。しカルながらＳｉ、Ｎｏは、Ｓｉ０。
質を有しているため、イオンを阻止する能力が最も優れ
ているので種々のダイオード、トランジスタ、ＩＣに用
いられている。しカルながらＳｉ、Ｎｏは、Ｓｉ０。
膜等に比べて非常に大きな引張り応力を有しており、そ
のため半導、１−ＩＪ−−・−１−↓ｊ− ゛←：プ
Ａ え ★ る九色を持つ。ＰＮ接合ダイオードを
例にとれば接合の特性は逆方向電流の大きさで評価され
、ＳｉａＮ４膜を有する素子はＳｉＯ２膜のみの素子よ
りも逆方向電流が数倍大きい。したがつてこのような素
子の特性を向上させるためにはＳｉ３Ｎ。膜のもつ応力
を軽減することが必要である。Ｓｉ３Ｎ。
のため半導、１−ＩＪ−−・−１−↓ｊ− ゛←：プ
Ａ え ★ る九色を持つ。ＰＮ接合ダイオードを
例にとれば接合の特性は逆方向電流の大きさで評価され
、ＳｉａＮ４膜を有する素子はＳｉＯ２膜のみの素子よ
りも逆方向電流が数倍大きい。したがつてこのような素
子の特性を向上させるためにはＳｉ３Ｎ。膜のもつ応力
を軽減することが必要である。Ｓｉ３Ｎ。
膜の応力を軽減する方法の一つとしてＳｉ、Ｎｏ膜とＳ
ｉＯ２膜の熱膨張率の差を利用し、各膜厚の厚みの比を
一定にすることによつてＳ１ａＮ４膜の及ぼす歪をキャ
ンセルする方法がある。しカル通常は半導体装置全面に
わたつて必ずしも膜厚比が一定に保てぬ複雑な構造にな
つており、また膜厚のばらつきも無視できないのでこの
方法によつてＳｉ。Ｎ、膜の応力を一様に軽減するのは
難かしい。またＳｉ。Ｎ。膜の膜厚を薄くするのも一つ
の方法であるが、相当薄い膜厚でなければ応力の軽減が
期待できないし、膜厚の制御が難かしい。さらにＳｉ３
Ｎ４膜の代わりにオキシナイトライド膜を利用する方法
もあるが、膜組成の制御が困難である。ここでＳｉ３Ｎ
４膜の応力が大なる理由を考えてみれば、膜質が非常に
硬く、緻密であるからであり、緻密であるからこそイオ
ン阻止能力が優れている所以でもある。
ｉＯ２膜の熱膨張率の差を利用し、各膜厚の厚みの比を
一定にすることによつてＳ１ａＮ４膜の及ぼす歪をキャ
ンセルする方法がある。しカル通常は半導体装置全面に
わたつて必ずしも膜厚比が一定に保てぬ複雑な構造にな
つており、また膜厚のばらつきも無視できないのでこの
方法によつてＳｉ。Ｎ、膜の応力を一様に軽減するのは
難かしい。またＳｉ。Ｎ。膜の膜厚を薄くするのも一つ
の方法であるが、相当薄い膜厚でなければ応力の軽減が
期待できないし、膜厚の制御が難かしい。さらにＳｉ３
Ｎ４膜の代わりにオキシナイトライド膜を利用する方法
もあるが、膜組成の制御が困難である。ここでＳｉ３Ｎ
４膜の応力が大なる理由を考えてみれば、膜質が非常に
硬く、緻密であるからであり、緻密であるからこそイオ
ン阻止能力が優れている所以でもある。
したがつてＳｉ３Ｎ。膜を有するｓｐＮ接合ダイオード
においてＳｉ３Ｎ４膜の応力が逆方向電流を大ならしめ
ていることはすなわち逆方向電流の大きさはＳｉ、Ｎｏ
膜の緻密性に依存することを示している。ゆえにＳｉ３
Ｎ４膜の緻密性を低下させれば逆方向電流を小さくする
ことができる。勿θ論、緻密性低下のもたられｉ、Ｎｏ
膜のパツシベーシヨン能力の減少を考えねばならないが
、Ｓｉ，Ｎ，膜が本来過度ともいえる緻密性を有してお
り、仮にパツシベーシヨン能力が低下したとしても、そ
の素子の信頼性規格が満される適度のパツシベーシヨン
能力を有していればよいのであつて、いわば、膜の緻密
性の抵下分を逆方向電流の減少にふりわけることが可能
である。本発明は上記の点を考慮し、Ｓｉ３Ｎ４膜に不
活性イオンをイオン注入することによつて適度に緻密な
膜質のＳｉ，Ｎ，膜を保持し、かつ接合の逆方向電流を
減少させることを目的としている。以下実施例にしたが
い詳細に述べる。図は説明の簡単の為にプレーナ型ダイ
オードの場合の例を示している。
においてＳｉ３Ｎ４膜の応力が逆方向電流を大ならしめ
ていることはすなわち逆方向電流の大きさはＳｉ、Ｎｏ
膜の緻密性に依存することを示している。ゆえにＳｉ３
Ｎ４膜の緻密性を低下させれば逆方向電流を小さくする
ことができる。勿θ論、緻密性低下のもたられｉ、Ｎｏ
膜のパツシベーシヨン能力の減少を考えねばならないが
、Ｓｉ，Ｎ，膜が本来過度ともいえる緻密性を有してお
り、仮にパツシベーシヨン能力が低下したとしても、そ
の素子の信頼性規格が満される適度のパツシベーシヨン
能力を有していればよいのであつて、いわば、膜の緻密
性の抵下分を逆方向電流の減少にふりわけることが可能
である。本発明は上記の点を考慮し、Ｓｉ３Ｎ４膜に不
活性イオンをイオン注入することによつて適度に緻密な
膜質のＳｉ，Ｎ，膜を保持し、かつ接合の逆方向電流を
減少させることを目的としている。以下実施例にしたが
い詳細に述べる。図は説明の簡単の為にプレーナ型ダイ
オードの場合の例を示している。
シリコンＮ型基板１の全面に熱酸化によつて約３０００
ＡのＳｉＯ２膜２を形成し（第１図）、このＳｉＯ２膜
２に窓孔３を開き、ボカン拡散をおこなつて、Ｐ＋領域
４を形成する（第２図）。次に気相成長（ＣＶＤ）によ
るＳｉＯ２膜５を全面に被着する。このＣＶＤ−ＳｉＯ
２膜５の厚みは約５０００Ａである。続いてＣＶＤ−Ｓ
ｉＯ２膜５上に厚さ約１２００Ａ＜７）Ｓｉ３Ｎ４膜６
を被着する（第３図）。このＳｉ３＼膜６を熱リン酸エ
ツチング法もしくはプラズマエツチング法によりエツチ
ングし、続いてフオトエツチヤントを用いてＣＶＤ−Ｓ
ｉＯ２膜５のエツチングをおこなつて窓孔７を保つ（第
４図）。次にＡ１蒸着をおこない、電極８を形成し、そ
して最後に不活性イオン、例えばアルゴンイオン（，Ａ
ｒ＋）のイオン注入をおこなう（第５図）。イオン注入
のエネルギーは９０Ｋｅｖ１注入量は１Ｐ〜１『／ｃ！
ｌの範囲である。Ｓｉ３Ｎ，膜６中における注入ピーク
は表面より約５００Ａの深さに存在し、Ｓｉ３Ｎ，膜６
の膜厚が約１２００ＡであるのでテールはＣＶＤ−Ｓｉ
α膜５中には及んでいない。Ｓｉ３Ｎ４膜６の緻密性は
イオン注入されたＡｒ′３注入量に依存し、注入量を調
節することによつて緻密性を適度に制御し、かつ逆方向
電流を減少させることができる。この実施例においては
Ａｒ＋イオン注人工程を最終工程においたが必要ならば
Ｓｉ３Ｎ４膜６の被着直後におこなつてもよい。
ＡのＳｉＯ２膜２を形成し（第１図）、このＳｉＯ２膜
２に窓孔３を開き、ボカン拡散をおこなつて、Ｐ＋領域
４を形成する（第２図）。次に気相成長（ＣＶＤ）によ
るＳｉＯ２膜５を全面に被着する。このＣＶＤ−ＳｉＯ
２膜５の厚みは約５０００Ａである。続いてＣＶＤ−Ｓ
ｉＯ２膜５上に厚さ約１２００Ａ＜７）Ｓｉ３Ｎ４膜６
を被着する（第３図）。このＳｉ３＼膜６を熱リン酸エ
ツチング法もしくはプラズマエツチング法によりエツチ
ングし、続いてフオトエツチヤントを用いてＣＶＤ−Ｓ
ｉＯ２膜５のエツチングをおこなつて窓孔７を保つ（第
４図）。次にＡ１蒸着をおこない、電極８を形成し、そ
して最後に不活性イオン、例えばアルゴンイオン（，Ａ
ｒ＋）のイオン注入をおこなう（第５図）。イオン注入
のエネルギーは９０Ｋｅｖ１注入量は１Ｐ〜１『／ｃ！
ｌの範囲である。Ｓｉ３Ｎ，膜６中における注入ピーク
は表面より約５００Ａの深さに存在し、Ｓｉ３Ｎ，膜６
の膜厚が約１２００ＡであるのでテールはＣＶＤ−Ｓｉ
α膜５中には及んでいない。Ｓｉ３Ｎ４膜６の緻密性は
イオン注入されたＡｒ′３注入量に依存し、注入量を調
節することによつて緻密性を適度に制御し、かつ逆方向
電流を減少させることができる。この実施例においては
Ａｒ＋イオン注人工程を最終工程においたが必要ならば
Ｓｉ３Ｎ４膜６の被着直後におこなつてもよい。
ただし、このときＡｒ＋イオン注入による増速エツチン
グ効果が生じるので注入量に応じてＳｉ３Ｎ４膜のエツ
チング方法を使いわけなければならない。またイオン種
はＡｒ＋に限るものではなく、窒素（Ｎ２）等の不活性
イオンをも用いる事が出来る。本発明は上述した如く、
Ａｒ＋等の不活性イオンをＳｉ）！漠にイオン注入して
いるので、Ｓｉ３Ｎ濃の持つ緻密性が適度に減少され、
その結果引張り応力も小さくなつて半導体装置に対する
歪応力が軽減されてＰＮ接合の逆方向電流を小さく出来
て半導体装置の特性改善に寄与する。
グ効果が生じるので注入量に応じてＳｉ３Ｎ４膜のエツ
チング方法を使いわけなければならない。またイオン種
はＡｒ＋に限るものではなく、窒素（Ｎ２）等の不活性
イオンをも用いる事が出来る。本発明は上述した如く、
Ａｒ＋等の不活性イオンをＳｉ）！漠にイオン注入して
いるので、Ｓｉ３Ｎ濃の持つ緻密性が適度に減少され、
その結果引張り応力も小さくなつて半導体装置に対する
歪応力が軽減されてＰＮ接合の逆方向電流を小さく出来
て半導体装置の特性改善に寄与する。
第１図乃至第５図は本発明製法の一例を工程順に示す断
面図であつて、１は基板、２，５はＳｉＯ２膜、６はＳ
ｉ３Ｎ４膜、を夫々示している。
面図であつて、１は基板、２，５はＳｉＯ２膜、６はＳ
ｉ３Ｎ４膜、を夫々示している。
Claims (1)
- １ 少くとも１個のｐＮ接合を有する半導体装置の表面
保護膜構造に於て、シリコン基板表面に接する第１の保
護膜としての酸化シリコン膜と、該酸化シリコン膜の表
面に設けられる第２の保護膜としての窒化シリコン膜と
を備え、該窒化シリコン膜に対して不活性イオンを該イ
オンが上記酸化シリコン膜には達せず窒化シリコン膜中
に残存し得る条件でイオン注入してその窒化シリコン膜
の緻密性を低減せしめる事を特徴とした半導体装置に於
於ける表面保護膜の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13017978A JPS6052580B2 (ja) | 1978-10-20 | 1978-10-20 | 半導体装置に於ける表面保護膜の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13017978A JPS6052580B2 (ja) | 1978-10-20 | 1978-10-20 | 半導体装置に於ける表面保護膜の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5556635A JPS5556635A (en) | 1980-04-25 |
| JPS6052580B2 true JPS6052580B2 (ja) | 1985-11-20 |
Family
ID=15027933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13017978A Expired JPS6052580B2 (ja) | 1978-10-20 | 1978-10-20 | 半導体装置に於ける表面保護膜の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052580B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010024A (en) * | 1987-03-04 | 1991-04-23 | Advanced Micro Devices, Inc. | Passivation for integrated circuit structures |
| JPH02222538A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | アルミニウム系配線のカバー膜形成方法 |
| JPH113869A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
| JP4441109B2 (ja) * | 2000-12-08 | 2010-03-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20080057612A1 (en) * | 2006-09-01 | 2008-03-06 | Doan Hung Q | Method for adding an implant at the shallow trench isolation corner in a semiconductor substrate |
-
1978
- 1978-10-20 JP JP13017978A patent/JPS6052580B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5556635A (en) | 1980-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| US6046487A (en) | Shallow trench isolation with oxide-nitride/oxynitride liner | |
| JPH03171731A (ja) | 半導体装置における厚い酸化物領域を形成する方法 | |
| US3477886A (en) | Controlled diffusions in semiconductive materials | |
| JPS59115538A (ja) | 集積回路の製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| CA1250055A (en) | Coating of iii-v and ii-vi compound semiconductors | |
| US5002898A (en) | Integrated-circuit device isolation | |
| JPS6052580B2 (ja) | 半導体装置に於ける表面保護膜の製法 | |
| JP3063898B2 (ja) | 半導体装置の製造方法 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| US5877073A (en) | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide | |
| JPS60126867A (ja) | 半導体装置の製造方法 | |
| JPS63227060A (ja) | 半導体装置の製造方法 | |
| US6797641B2 (en) | Gate oxide stabilization by means of germanium components in gate conductor | |
| JPH039612B2 (ja) | ||
| US20010014519A1 (en) | Novel method for the formation of various oxide thicknesses on a nitride | |
| JPH02172254A (ja) | Ｃｍｏｓ及びｎｍｏｓデバイス用のシリコン基板中のトレンチ分離構造の形成方法 | |
| US10566416B2 (en) | Semiconductor device with improved field layer | |
| JP3295481B2 (ja) | アルミニウムドーパント分布の形成方法 | |
| JPH1050693A (ja) | 半導体装置の製造方法 | |
| KR940005611B1 (ko) | 반도체 메모리 장치의 소자분리방법 | |
| JPH1098187A (ja) | 半導体装置の製造方法 | |
| JPS62277736A (ja) | 化合物半導体の熱処理方法 | |
| JPH01308066A (ja) | 半導体装置の製造方法 |