JPH1098187A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1098187A JPH1098187A JP24962996A JP24962996A JPH1098187A JP H1098187 A JPH1098187 A JP H1098187A JP 24962996 A JP24962996 A JP 24962996A JP 24962996 A JP24962996 A JP 24962996A JP H1098187 A JPH1098187 A JP H1098187A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- gas
- film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ゲート電極中のボロンがゲート酸化膜を突き抜
けＭＯＳトランジスタの特性がばらつく。 【解決手段】ゲート電極１０を形成する多結晶シリコン
膜のうち、下層の第１多結晶シリコン膜５をＣＶＤ法で
形成する場合、酸素ガスを混入した反応ガスを用いる。
けＭＯＳトランジスタの特性がばらつく。 【解決手段】ゲート電極１０を形成する多結晶シリコン
膜のうち、下層の第１多結晶シリコン膜５をＣＶＤ法で
形成する場合、酸素ガスを混入した反応ガスを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にゲート電極の形成方法に関する。
法に関し、特にゲート電極の形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の大規模化に伴い、半導
体素子は逆に微細化されている。例えば、論理回路用の
トランジスタにおいて、ゲート長が０．３５μｍのもの
においては、ゲート酸化膜の厚さは８ｎｍに更に、微細
な０．２５μｍのトランジスタでは６ｎｍにまで薄膜化
されている。このように、薄膜化されたゲート酸化膜を
もつトランジスタにおいて、大きな問題となるのは、Ｐ
型ＭＯＳトランジスタにおいて、ゲート電極からの不純
物がゲート酸化膜を突き抜けやすくなるということであ
る。この突き抜け現象とは、ソース、ドレインの低抵抗
領域形成のための不純物であるボロンもしくはＢＦ
2 が、イオン注入工程によってゲート電極にも導入さ
れ、その後の高温の活性化工程において、導入不純物で
あるボロンがゲート酸化膜中に拡散して、チャネル領域
へ達してしまう現象のことである。この不純物の突き抜
けによって、トランジスタのしきい値電圧がばらつき、
回路性能に大きな支障をきたす。又、浅い接合が得られ
るＢＦ2 を用いた場合に顕著であるが、ボロンの酸化膜
中の拡散によって酸化膜中の酸素とシリコンのネットワ
ークが壊されることで、酸化膜の信頼性が劣化する等の
問題を生じる。従って、均一性がよく、信頼性のある回
路素子形成のためにはボロン突き抜けを制御する必要が
ある。
体素子は逆に微細化されている。例えば、論理回路用の
トランジスタにおいて、ゲート長が０．３５μｍのもの
においては、ゲート酸化膜の厚さは８ｎｍに更に、微細
な０．２５μｍのトランジスタでは６ｎｍにまで薄膜化
されている。このように、薄膜化されたゲート酸化膜を
もつトランジスタにおいて、大きな問題となるのは、Ｐ
型ＭＯＳトランジスタにおいて、ゲート電極からの不純
物がゲート酸化膜を突き抜けやすくなるということであ
る。この突き抜け現象とは、ソース、ドレインの低抵抗
領域形成のための不純物であるボロンもしくはＢＦ
2 が、イオン注入工程によってゲート電極にも導入さ
れ、その後の高温の活性化工程において、導入不純物で
あるボロンがゲート酸化膜中に拡散して、チャネル領域
へ達してしまう現象のことである。この不純物の突き抜
けによって、トランジスタのしきい値電圧がばらつき、
回路性能に大きな支障をきたす。又、浅い接合が得られ
るＢＦ2 を用いた場合に顕著であるが、ボロンの酸化膜
中の拡散によって酸化膜中の酸素とシリコンのネットワ
ークが壊されることで、酸化膜の信頼性が劣化する等の
問題を生じる。従って、均一性がよく、信頼性のある回
路素子形成のためにはボロン突き抜けを制御する必要が
ある。
【０００３】このボロン突き抜けを制御する技術とし
て、特開平６−２９６０１６号公報に示されるように、
ゲート電極を形成する多結晶シリコン層を、形成時の基
板温度または圧力等を変えることで複数の結晶粒径から
なる多層構造にすることで、ボロンが突き抜けしにくい
結晶粒径の小さい多結晶シリコン層をゲート界面に形成
する技術が報告されている。しかし、このような方法で
は、プロセス感度が鈍いため十分な結晶粒径の変化が得
られない。又、さらに、効率よく結晶粒径を制御するた
め、特開平１−２６１８６７号公報に示されるように、
ゲート電極を形成する多結晶シリコン膜の成長時に、成
膜ガス中にＮ2 ＯガスやＮＯガスを混入することで、多
結晶シリコンの粒径を小さく制御し、金属原子の実効拡
散距離を長くして金属原子の突き抜けを制御する方法
や、クロイ（Ｋｕｒｏｉ）らにより１９９４シンポジウ
ム オン ＶＬＳＩ テクノロジー，ダイジェスト オ
ブテクニカル ペーパーズ（１９９４ Ｓｙｍｐｏｓｉ
ｕｍ Ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，Ｄｉｇ
ｅｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ）ｐ
ｐ１０７〜１０８、（１９９４）に報告されているよう
に、多結晶シリコン膜の成長後に窒素をイオン注入によ
って導入して、多結晶シリコン膜とゲート酸化膜との間
に、窒素のパイルアップした層を形成し、ボロンが突き
抜けにくい構造にする、等の方法が報告されている。
て、特開平６−２９６０１６号公報に示されるように、
ゲート電極を形成する多結晶シリコン層を、形成時の基
板温度または圧力等を変えることで複数の結晶粒径から
なる多層構造にすることで、ボロンが突き抜けしにくい
結晶粒径の小さい多結晶シリコン層をゲート界面に形成
する技術が報告されている。しかし、このような方法で
は、プロセス感度が鈍いため十分な結晶粒径の変化が得
られない。又、さらに、効率よく結晶粒径を制御するた
め、特開平１−２６１８６７号公報に示されるように、
ゲート電極を形成する多結晶シリコン膜の成長時に、成
膜ガス中にＮ2 ＯガスやＮＯガスを混入することで、多
結晶シリコンの粒径を小さく制御し、金属原子の実効拡
散距離を長くして金属原子の突き抜けを制御する方法
や、クロイ（Ｋｕｒｏｉ）らにより１９９４シンポジウ
ム オン ＶＬＳＩ テクノロジー，ダイジェスト オ
ブテクニカル ペーパーズ（１９９４ Ｓｙｍｐｏｓｉ
ｕｍ Ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，Ｄｉｇ
ｅｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ）ｐ
ｐ１０７〜１０８、（１９９４）に報告されているよう
に、多結晶シリコン膜の成長後に窒素をイオン注入によ
って導入して、多結晶シリコン膜とゲート酸化膜との間
に、窒素のパイルアップした層を形成し、ボロンが突き
抜けにくい構造にする、等の方法が報告されている。
【０００４】
【発明が解決しようとする課題】しかし、Ｎ2 Ｏもしく
はＮＯガスを多結晶シリコン成膜中に導入する方法、又
は多結晶シリコン膜中に窒素を導入する方法では、窒素
の影響によって、ゲート酸化膜の初期耐圧が劣化するな
どの信頼性が低下するといった新たな問題が生じる。ゲ
ート電極を形成する多結晶シリコン膜の結晶の粒径を制
御することは、ボロン突き抜け制御に必要であるが、そ
の際には窒素などの不純物を導入しないことが必要な条
件である。
はＮＯガスを多結晶シリコン成膜中に導入する方法、又
は多結晶シリコン膜中に窒素を導入する方法では、窒素
の影響によって、ゲート酸化膜の初期耐圧が劣化するな
どの信頼性が低下するといった新たな問題が生じる。ゲ
ート電極を形成する多結晶シリコン膜の結晶の粒径を制
御することは、ボロン突き抜け制御に必要であるが、そ
の際には窒素などの不純物を導入しないことが必要な条
件である。
【０００５】本発明の目的は、ゲート酸化膜を薄くして
も信頼性を低下させることなくボロンが突き抜けること
のないゲート電極を形成できる半導体装置の製造方法を
提供することにある。
も信頼性を低下させることなくボロンが突き抜けること
のないゲート電極を形成できる半導体装置の製造方法を
提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成されたゲート酸化膜上に
シリコン膜を形成したのちこのシリコン膜をパターニン
グしてゲート電極を形成する半導体装置の製造方法にお
いて、前記シリコン膜は堆積条件の異なる２層のシリコ
ン膜から構成され、下層のシリコン膜は酸素ガスを混入
した反応ガスを用いるＣＶＤ法により堆積されることを
特徴とするものであり、シリコン膜としては多結晶シリ
コン膜又は熱処理工程により多結晶シリコンに変化する
非晶質シリコン膜を用いることができる。
造方法は、半導体基板上に形成されたゲート酸化膜上に
シリコン膜を形成したのちこのシリコン膜をパターニン
グしてゲート電極を形成する半導体装置の製造方法にお
いて、前記シリコン膜は堆積条件の異なる２層のシリコ
ン膜から構成され、下層のシリコン膜は酸素ガスを混入
した反応ガスを用いるＣＶＤ法により堆積されることを
特徴とするものであり、シリコン膜としては多結晶シリ
コン膜又は熱処理工程により多結晶シリコンに変化する
非晶質シリコン膜を用いることができる。
【０００７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の半導体チップの断面図である。
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、Ｐ型シリコ
ン基板１にトレンチを形成したのち選択的に酸化し深さ
約３００ｎｍのシリコン酸化膜からなる素子分離領域２
を形成する。次でリンを例えば７００ｋｅＶで２×１０
13ｃｍ-2、２５０ｋｅＶで３×１０12ｃｍ-2及び７０ｋ
ｅＶで７×１０12ｃｍ-2の条件でイオン注入しＮウエル
領域３を形成する。次で８５０℃の乾燥酸素雰囲気中で
酸化し厚さ６ｎｍのゲート酸化膜４を形成する。次に化
学的気相成長（ＣＶＤ）法により、ゲート電極形成用の
多結晶シリコン膜として結晶粒径が３０ｎｍ以下の第１
多結晶シリコン膜５を約５０ｎｍの厚さに、次で結晶粒
径が１５０〜２００ｎｍの第２多結晶シリコン膜６を約
１５０ｎｍの厚さに形成する。第１及び第２多結晶シリ
コン膜の全体の厚さを２００ｎｍとした場合、結晶粒径
の小さい第１多結晶シリコン膜の好ましい厚さは結晶粒
径や抵抗値を考慮すると全体の膜厚の１／３以下であ
る。
ン基板１にトレンチを形成したのち選択的に酸化し深さ
約３００ｎｍのシリコン酸化膜からなる素子分離領域２
を形成する。次でリンを例えば７００ｋｅＶで２×１０
13ｃｍ-2、２５０ｋｅＶで３×１０12ｃｍ-2及び７０ｋ
ｅＶで７×１０12ｃｍ-2の条件でイオン注入しＮウエル
領域３を形成する。次で８５０℃の乾燥酸素雰囲気中で
酸化し厚さ６ｎｍのゲート酸化膜４を形成する。次に化
学的気相成長（ＣＶＤ）法により、ゲート電極形成用の
多結晶シリコン膜として結晶粒径が３０ｎｍ以下の第１
多結晶シリコン膜５を約５０ｎｍの厚さに、次で結晶粒
径が１５０〜２００ｎｍの第２多結晶シリコン膜６を約
１５０ｎｍの厚さに形成する。第１及び第２多結晶シリ
コン膜の全体の厚さを２００ｎｍとした場合、結晶粒径
の小さい第１多結晶シリコン膜の好ましい厚さは結晶粒
径や抵抗値を考慮すると全体の膜厚の１／３以下であ
る。
【０００９】第１，第２多結晶シリコン膜厚の成長条件
は以下の設定で行われる。基板温度が６５０度で成長時
間の４分の１の間、まず、ヘリウムと酸素が混合比１：
１で混ざったガスをシランガスに混入させて第１多結晶
シリコン膜５を所定の膜厚分成長する。その後、ヘリウ
ムと酸素の混合ガスを止めて、通常の第２の多結晶シリ
コン膜６を成長する。この結果、ヘリウムと酸素ガスが
混入して成長した第１多結晶シリコン膜５の粒径は、通
常の成長方法で行った第２多結晶シリコン膜６よりも小
さくできる。第１多結晶シリコン膜５中に酸素が導入さ
れるが電気的特性に影響を与える程ではない。その後の
工程は通常のＭＯＳトランジスタの製造工程と同じであ
る。
は以下の設定で行われる。基板温度が６５０度で成長時
間の４分の１の間、まず、ヘリウムと酸素が混合比１：
１で混ざったガスをシランガスに混入させて第１多結晶
シリコン膜５を所定の膜厚分成長する。その後、ヘリウ
ムと酸素の混合ガスを止めて、通常の第２の多結晶シリ
コン膜６を成長する。この結果、ヘリウムと酸素ガスが
混入して成長した第１多結晶シリコン膜５の粒径は、通
常の成長方法で行った第２多結晶シリコン膜６よりも小
さくできる。第１多結晶シリコン膜５中に酸素が導入さ
れるが電気的特性に影響を与える程ではない。その後の
工程は通常のＭＯＳトランジスタの製造工程と同じであ
る。
【００１０】即ち、図１（ｂ）に示すように、フォトレ
ジスト膜をマスクとして、酸化膜との選択比のあるエッ
チング装置によって第１及び第２多結晶シリコン膜５，
６をエッチングしゲート電極１０を形成する。次に図１
（ｃ）に示すように、シリコン酸化膜からなるサイドウ
ォール７を形成したのち、ソース及びドレイン領域８
Ａ，８Ｂを３０ｋｅＶのＢＦ2 もしくは５ｋｅＶのボロ
ンのイオン注入によって、ドーズ量にして５×１０15ｃ
ｍ-2の条件で形成して、９００℃の窒素雰囲気中で活性
化し、ＭＯＳトランジスタ構造を形成する。
ジスト膜をマスクとして、酸化膜との選択比のあるエッ
チング装置によって第１及び第２多結晶シリコン膜５，
６をエッチングしゲート電極１０を形成する。次に図１
（ｃ）に示すように、シリコン酸化膜からなるサイドウ
ォール７を形成したのち、ソース及びドレイン領域８
Ａ，８Ｂを３０ｋｅＶのＢＦ2 もしくは５ｋｅＶのボロ
ンのイオン注入によって、ドーズ量にして５×１０15ｃ
ｍ-2の条件で形成して、９００℃の窒素雰囲気中で活性
化し、ＭＯＳトランジスタ構造を形成する。
【００１１】このように第１の実施の形態によれば、従
来の通常の多結晶シリコン膜では、多結晶シリコンの膜
厚とほぼ等しい粒径である１５０〜２００ｎｍの多結晶
であったものが、結晶を阻害する酸素の影響によって３
０ｎｍ以下と非常に小さくでき、実効拡散距離が長くな
る為ソース、ドレイン領域の形成にＢＦ2 を用いてもボ
ロンの突き抜けを抑制できるようになる。
来の通常の多結晶シリコン膜では、多結晶シリコンの膜
厚とほぼ等しい粒径である１５０〜２００ｎｍの多結晶
であったものが、結晶を阻害する酸素の影響によって３
０ｎｍ以下と非常に小さくでき、実効拡散距離が長くな
る為ソース、ドレイン領域の形成にＢＦ2 を用いてもボ
ロンの突き抜けを抑制できるようになる。
【００１２】図２（ａ）〜（ｃ）は本発明の第２の実施
の形態を説明する為の半導体チップの断面図である。
の形態を説明する為の半導体チップの断面図である。
【００１３】まず、図２（ａ）に示すように、第１の実
施の形態と同様に操作し、Ｐ型シリンコン基板１上に、
選択的にシリコン酸化膜による素子分離領域２と、Ｎ型
ウエル領域３及びトランジスタ形成領域に厚さ６ｎｍの
ゲート酸化膜４を酸化によって形成する。次にゲート電
極となる非晶質シリコン膜を化学的気相成長法によって
形成する。非晶質シリコン膜厚は２００ｎｍであり、成
長条件は以下の設定で行われる。基板温度が５００度で
成長時間の４分の１の間、まず、ヘリウムと酸素が混合
比１：１で混ざったガスをシランガスに混入させて、第
１非晶質シリコン膜１１を約５０ｎｍ（全膜厚の１／３
以下）成長する。その後、ヘリウムと酸素の混合ガスを
止めて、酸素の混入していない第２非晶質シリコン膜１
２を１５０ｎｍの厚さに成長する。この結果、ヘリウム
と酸素ガスを混入させて成長した第１非晶質シリコンの
膜１１は酸素が混入するこによって、シリコン−シリコ
ンのネットワークがごく短距離でしか秩序を持っておら
ず、後の熱処理工程での結晶化において、シリコン粒径
は小さくなる。一方、酸素ガスを導入せずに形成した非
晶質シリコン膜１２は、後の熱処理で大きな結晶粒が成
長する。
施の形態と同様に操作し、Ｐ型シリンコン基板１上に、
選択的にシリコン酸化膜による素子分離領域２と、Ｎ型
ウエル領域３及びトランジスタ形成領域に厚さ６ｎｍの
ゲート酸化膜４を酸化によって形成する。次にゲート電
極となる非晶質シリコン膜を化学的気相成長法によって
形成する。非晶質シリコン膜厚は２００ｎｍであり、成
長条件は以下の設定で行われる。基板温度が５００度で
成長時間の４分の１の間、まず、ヘリウムと酸素が混合
比１：１で混ざったガスをシランガスに混入させて、第
１非晶質シリコン膜１１を約５０ｎｍ（全膜厚の１／３
以下）成長する。その後、ヘリウムと酸素の混合ガスを
止めて、酸素の混入していない第２非晶質シリコン膜１
２を１５０ｎｍの厚さに成長する。この結果、ヘリウム
と酸素ガスを混入させて成長した第１非晶質シリコンの
膜１１は酸素が混入するこによって、シリコン−シリコ
ンのネットワークがごく短距離でしか秩序を持っておら
ず、後の熱処理工程での結晶化において、シリコン粒径
は小さくなる。一方、酸素ガスを導入せずに形成した非
晶質シリコン膜１２は、後の熱処理で大きな結晶粒が成
長する。
【００１４】次に、フォトレジスト膜をマスクとし酸化
膜との選択比のあるエッチング装置によって第１及び第
２非晶質シリコン膜１１，１２をエッチングしてゲート
電極を形成する。
膜との選択比のあるエッチング装置によって第１及び第
２非晶質シリコン膜１１，１２をエッチングしてゲート
電極を形成する。
【００１５】次に図２（ｂ）に示すように、全面にサイ
ドウォール形成のための酸化膜１３を堆積する。この酸
化膜１３はゲート電極に対して被覆性を良くするため
に、８００℃程度の高温で堆積させられるため、先に形
成した酸素ガスを導入して堆積した第１非晶質シリコン
膜１１は結晶粒の小さい第１多結晶シリコン膜１１Ａ
に、第２非晶質シリコン膜１２は結晶粒径の大きな第２
多結晶シリコン膜１２Ａにそれぞれ再結晶化される。
ドウォール形成のための酸化膜１３を堆積する。この酸
化膜１３はゲート電極に対して被覆性を良くするため
に、８００℃程度の高温で堆積させられるため、先に形
成した酸素ガスを導入して堆積した第１非晶質シリコン
膜１１は結晶粒の小さい第１多結晶シリコン膜１１Ａ
に、第２非晶質シリコン膜１２は結晶粒径の大きな第２
多結晶シリコン膜１２Ａにそれぞれ再結晶化される。
【００１６】次に図２（ｃ）に示すように、全面に被覆
した酸化膜１３をエッチバックしてサイドウォール１３
Ａを形成して、ソース領域８Ａ、ドレイン領域８Ｂを、
３０ｋｅＶのＢＦ2 または５ｋｅＶのボロンのイオン注
入によって、ドーズ量５×１０15ｃｍ-2の条件で形成し
て、９００℃の窒素雰囲気中で活性化し、ＭＯＳトラン
ジスタ構造を形成する。
した酸化膜１３をエッチバックしてサイドウォール１３
Ａを形成して、ソース領域８Ａ、ドレイン領域８Ｂを、
３０ｋｅＶのＢＦ2 または５ｋｅＶのボロンのイオン注
入によって、ドーズ量５×１０15ｃｍ-2の条件で形成し
て、９００℃の窒素雰囲気中で活性化し、ＭＯＳトラン
ジスタ構造を形成する。
【００１７】この第２の実施の形態によるゲート電極構
造の形成方法によっても、従来の通常の多結晶シリコン
膜では、多結晶シリコンの膜厚とほぼ等しい粒径である
１５０〜２００ｎｍの多結晶であったものが、結晶の阻
害する酸素の影響によって３０ｎｍ程度と非常に小さく
でき、ソース、ドレイン領域の形成にＢＦ2 を用いても
ボロンの突き抜けを抑制できるようになり、プロセスマ
ージンが大きくかつ、信頼性の高いトランジスタ素子が
得られる。特に、成長温度の低い非晶質シリコン膜を堆
積し多結晶シリコン膜にしてゲート電極を形成している
為、酸化膜に対するストレスが小さくなり、初期耐圧歩
留りが向上するという利点がある。
造の形成方法によっても、従来の通常の多結晶シリコン
膜では、多結晶シリコンの膜厚とほぼ等しい粒径である
１５０〜２００ｎｍの多結晶であったものが、結晶の阻
害する酸素の影響によって３０ｎｍ程度と非常に小さく
でき、ソース、ドレイン領域の形成にＢＦ2 を用いても
ボロンの突き抜けを抑制できるようになり、プロセスマ
ージンが大きくかつ、信頼性の高いトランジスタ素子が
得られる。特に、成長温度の低い非晶質シリコン膜を堆
積し多結晶シリコン膜にしてゲート電極を形成している
為、酸化膜に対するストレスが小さくなり、初期耐圧歩
留りが向上するという利点がある。
【００１８】尚、上記実施の形態においては酸素の希釈
ガスとしてヘリウムを用いた場合について説明したが、
アルゴンを用いてもよい。
ガスとしてヘリウムを用いた場合について説明したが、
アルゴンを用いてもよい。
【００１９】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極形成用に２層のシリコン膜を用い、下層のシリ
コン膜形成時に希釈された酸素ガスのみを結晶粒径制御
に用いるので、窒素のもつ弊害を生じさせることなく、
薄いゲート酸化膜に対応した、ボロン突き抜けを抑制で
きる為、信頼性の高いゲート電極を形成することができ
るという効果がある。
ート電極形成用に２層のシリコン膜を用い、下層のシリ
コン膜形成時に希釈された酸素ガスのみを結晶粒径制御
に用いるので、窒素のもつ弊害を生じさせることなく、
薄いゲート酸化膜に対応した、ボロン突き抜けを抑制で
きる為、信頼性の高いゲート電極を形成することができ
るという効果がある。
【図１】本発明の第１の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図２】本発明の第２の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
１ Ｐ型シリコン基板 ２ 素子分離領域 ３ Ｎウエル領域 ４ ゲート酸化膜 ５，１１Ａ 第１多結晶シリコン膜 ６，１２Ａ 第２多結晶シリコン膜 ７，１３Ａ サイドウオール ８Ａ ソース領域 ８Ｂ ドレイン領域 １０ ゲート電極 １１ 第１非晶質シリコン膜 １２ 第２非晶質シリコン膜 １３ 酸化膜
Claims (3)
- 【請求項１】 半導体基板上に形成されたゲート酸化膜
上にシリコン膜を形成したのちこのシリコン膜をパター
ニングしてゲート電極を形成する半導体装置の製造方法
において、前記シリコン膜は堆積条件の異なる２層のシ
リコン膜から構成され、下層のシリコン膜は酸素ガスを
混入した反応ガスを用いるＣＶＤ法により堆積されるこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン膜は多結晶シリコン膜又は非晶
質シリコン膜である請求項１記載の半導体装置の製造方
法。 - 【請求項３】 酸素ガスは希ガスにより希釈されている
請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24962996A JPH1098187A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24962996A JPH1098187A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098187A true JPH1098187A (ja) | 1998-04-14 |
Family
ID=17195877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24962996A Pending JPH1098187A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098187A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208642A (ja) * | 1999-01-12 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | デュアルゲ―トｍｏｓトランジスタの製造方法。 |
| JP2007335606A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN103824815A (zh) * | 2012-11-19 | 2014-05-28 | 瑞萨电子株式会社 | 制造半导体器件的方法及半导体器件 |
| WO2021149380A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法、電子機器 |
-
1996
- 1996-09-20 JP JP24962996A patent/JPH1098187A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208642A (ja) * | 1999-01-12 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | デュアルゲ―トｍｏｓトランジスタの製造方法。 |
| JP2007335606A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN103824815A (zh) * | 2012-11-19 | 2014-05-28 | 瑞萨电子株式会社 | 制造半导体器件的方法及半导体器件 |
| JP2014103204A (ja) * | 2012-11-19 | 2014-06-05 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US9564540B2 (en) | 2012-11-19 | 2017-02-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
| WO2021149380A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US5739590A (en) | Semiconductor device having improved surface evenness | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| US5326710A (en) | Process for fabricating lateral PNP transistor structure and BICMOS IC | |
| US7262483B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH1050989A (ja) | 半導体装置の製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| JPH09232445A (ja) | 半導体装置およびその製造方法 | |
| US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
| JPH05243555A (ja) | 半導体装置及びその製造方法 | |
| US20040124476A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5998843A (en) | Semiconductor device with stable threshold voltages | |
| JPH1098187A (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JP3457532B2 (ja) | 半導体装置の製造方法 | |
| JP2985824B2 (ja) | 半導体装置及びその製造方法 | |
| KR100682178B1 (ko) | 시모스(ｃｍｏｓ)의 제조 방법 | |
| JP2002057118A (ja) | 半導体装置とその製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP3173048B2 (ja) | 半導体装置 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JP3022629B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990824 |