JPS60524A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS60524A JPS60524A JP58108605A JP10860583A JPS60524A JP S60524 A JPS60524 A JP S60524A JP 58108605 A JP58108605 A JP 58108605A JP 10860583 A JP10860583 A JP 10860583A JP S60524 A JPS60524 A JP S60524A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- power
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロコンピュータシステムに関し、特に
マイクロコンピュータ自身によって電源の保持・遮断制
御を行う電源自己保持回路に関するものである。
マイクロコンピュータ自身によって電源の保持・遮断制
御を行う電源自己保持回路に関するものである。
従来この種の回路として第１図に示すものがあった。第
１図においてｆｉ＋はマイクロコンピュータで、Ｖｃｃ
と付記したものは電源端子（＋側）を示し、ＲＥＳＥＴ
と付記したものはレベル「Ｌ」のリセット信号が入力
されるリセット信号入力端子、ＰＯＲＴ １と付記した
ものはレベルｒＨＪの電源保持信号を出力し、リセット
時にハイインビーダンスになる電源保持信号出力端子、
ＦＯＲＴ ２と付記したものは信号入力端子、ＰＯＲＴ
Ｏと付記したものは目的の情報処理・制御を行うため
の信号入力端子を示す。；２）は電源スィッチを示し、
（３ａ）。
１図においてｆｉ＋はマイクロコンピュータで、Ｖｃｃ
と付記したものは電源端子（＋側）を示し、ＲＥＳＥＴ
と付記したものはレベル「Ｌ」のリセット信号が入力
されるリセット信号入力端子、ＰＯＲＴ １と付記した
ものはレベルｒＨＪの電源保持信号を出力し、リセット
時にハイインビーダンスになる電源保持信号出力端子、
ＦＯＲＴ ２と付記したものは信号入力端子、ＰＯＲＴ
Ｏと付記したものは目的の情報処理・制御を行うため
の信号入力端子を示す。；２）は電源スィッチを示し、
（３ａ）。
（３ｂ）はそれぞれ抵抗でＰＯＲＴ １． ＰＯＲＴ
２の端子を接地電位へプルダウンする。（４１はオアゲ
ート、１５１は電源投入−遮断回路で■＋ｘＮと付記し
たものは電源入力端子、ｖ＋ｏＵＴと付記したものは電
源出力端子を示し、Ｃ０ＮＴＲ０Ｌと付記したものは制
御信号入力端子で、この端子の信号がレベル「Ｈ」のと
きＶ＋ＩＮ端子の電圧ＵＶ＋ｏｕＴ端子に出力される。
２の端子を接地電位へプルダウンする。（４１はオアゲ
ート、１５１は電源投入−遮断回路で■＋ｘＮと付記し
たものは電源入力端子、ｖ＋ｏＵＴと付記したものは電
源出力端子を示し、Ｃ０ＮＴＲ０Ｌと付記したものは制
御信号入力端子で、この端子の信号がレベル「Ｈ」のと
きＶ＋ＩＮ端子の電圧ＵＶ＋ｏｕＴ端子に出力される。
（５０）は電源の＋側端子である。（６）は′電圧降下
検出回路を示し、（６０）Ｕコンパレータ、（６１）は
コンパレータ（６０）の基準電圧で、その値Ｖｒｅｆは
マイクロコンピュータ（１）の最低動作電源電圧以下に
設定されているう 第２図は従来のマイクロコンピュータのパックグラウン
ドプログラムを示すフローチャートで、（８）はリセッ
ト時のスタート点、（９）はイニシャライズプログラム
の実行、ＩＩＵ電源スイッチ（２）のオンオフの判定、
（ｌｌｌｉ’ｔ、電源保持・遮断の判定、（ロ）はオア
ゲート（４１へ電源保持信号を出力するステップ、（１
３１Ｕオアゲート（４）への電源保持信号出力を停止す
るステップ、α尋は目的の情報処理・制御を行うメイン
プログラムの実行を示す。
検出回路を示し、（６０）Ｕコンパレータ、（６１）は
コンパレータ（６０）の基準電圧で、その値Ｖｒｅｆは
マイクロコンピュータ（１）の最低動作電源電圧以下に
設定されているう 第２図は従来のマイクロコンピュータのパックグラウン
ドプログラムを示すフローチャートで、（８）はリセッ
ト時のスタート点、（９）はイニシャライズプログラム
の実行、ＩＩＵ電源スイッチ（２）のオンオフの判定、
（ｌｌｌｉ’ｔ、電源保持・遮断の判定、（ロ）はオア
ゲート（４１へ電源保持信号を出力するステップ、（１
３１Ｕオアゲート（４）への電源保持信号出力を停止す
るステップ、α尋は目的の情報処理・制御を行うメイン
プログラムの実行を示す。
第３図は第１図に示す回路の電源遮断の過渡時における
各部の信号波形を示す波形図であって、第２図Ａはマイ
クロコンピュータｆｉｌのＰＯＲＴ ２端子の電圧、同
図Ｂはマイクロコンピュータ（１）のＦＯＲＴ１端子の
信号、同図Ｃはオアゲート（４（の出力信号、同図りは
マイクロコンピュータｔｌ＋の電源端子Ｖｃｃの′電圧
、同図ＥＵマイクロコンピュータ（１）のＲＥＳＥ’ｆ
’端子の信号會示す。またｄｌＵマイクロコンピュータ
（１）の最低動作電源電圧の値、ｄ２はＶｒｅｆの値を
示す。なお第３図の横軸は時間ｔである。
各部の信号波形を示す波形図であって、第２図Ａはマイ
クロコンピュータｆｉｌのＰＯＲＴ ２端子の電圧、同
図Ｂはマイクロコンピュータ（１）のＦＯＲＴ１端子の
信号、同図Ｃはオアゲート（４（の出力信号、同図りは
マイクロコンピュータｔｌ＋の電源端子Ｖｃｃの′電圧
、同図ＥＵマイクロコンピュータ（１）のＲＥＳＥ’ｆ
’端子の信号會示す。またｄｌＵマイクロコンピュータ
（１）の最低動作電源電圧の値、ｄ２はＶｒｅｆの値を
示す。なお第３図の横軸は時間ｔである。
いま、電源スィッチ（２）がオンの位置にあるとする。
この状態は第３図においてはｔａ−ｔｂの時間に相当し
、オアゲート（４１の出力がｒｌ（Ｊレベルにあり、し
たがって電源投入・遮断回路（５）は電源出力状態にあ
り、マイクロコンピュータ（１）の電源端子Ｖｃｃの電
圧は所定の動作電圧となっている。
、オアゲート（４１の出力がｒｌ（Ｊレベルにあり、し
たがって電源投入・遮断回路（５）は電源出力状態にあ
り、マイクロコンピュータ（１）の電源端子Ｖｃｃの電
圧は所定の動作電圧となっている。
Ｖｃｃ ＞ Ｖｒｅｆ であるためコンパレータφυ）
の出力信号、すなわちマイクロコンピュータ（１）のＲ
ＥＳＥＴ端子の入力信号はレベルｒＨＪの状態にある。
の出力信号、すなわちマイクロコンピュータ（１）のＲ
ＥＳＥＴ端子の入力信号はレベルｒＨＪの状態にある。
以上の状態で、マイクロコンピュータ（１）は動作状態
にあり、目的の情報処理・制御を行っている。（第２図
ステップ（１４）。このとき、第２図のフローチャート
ではステップ０４→１０１→（２）→α◆が繰返され、
ステップ（ロ）ではＰＯＲＴ １ 端子から電源保持の
ためにレベルｒＨＪの信号が出力されている。
にあり、目的の情報処理・制御を行っている。（第２図
ステップ（１４）。このとき、第２図のフローチャート
ではステップ０４→１０１→（２）→α◆が繰返され、
ステップ（ロ）ではＰＯＲＴ １ 端子から電源保持の
ためにレベルｒＨＪの信号が出力されている。
次に第３図のｔｂ の時点において電源スィッチ（２）
がオフとなると、第２図のフローチャートではステップ
１１０１からステップ（１１１に入り、電源の保持・遮
断の判定が行われ、マイクロコンピュータ（１１の電源
保持の必袂な期間は、ステップ１１０）→（１１１−＋
（６）→ｑ４→叫が繰返され、ステップ（６）において
電源保持信号を出力する。次に第３図のｔ。の時点で電
源保持の必要がなくなるとマイクロコンピュータ（１）
はステップけυの判定でステップ（１３１にうつ、り
、ＰＯＲＴＩからレベルｒＬＪの信号を出力する。この
結果、電源投入遮断回路（５）は電源遮断状態となるが
、電源端子Ｖｃｃの電圧はマイクロコンピュータ（１）
内の電源回路の時定数のために、第３図りに示すように
漸時低下してｔ、の時点で零になる。この間においてｔ
。の時点でＶｃｃ （Ｖｒｅｆとなり、マイクロコンピ
ュータ（１１のＲＥＳＥＴ 端子にレベルｒＬＪの信号
が入力してマイクロコンピュータ（１）がリセットされ
る。第３図りから明らかなようにｔｄ 時点以後はマイ
クロコンピュータ（１１の正常な動作は保証されないの
に、なおｔｄ−ｔ８の期間マイクロコンピュータの動作
が継続されることになる。
がオフとなると、第２図のフローチャートではステップ
１１０１からステップ（１１１に入り、電源の保持・遮
断の判定が行われ、マイクロコンピュータ（１１の電源
保持の必袂な期間は、ステップ１１０）→（１１１−＋
（６）→ｑ４→叫が繰返され、ステップ（６）において
電源保持信号を出力する。次に第３図のｔ。の時点で電
源保持の必要がなくなるとマイクロコンピュータ（１）
はステップけυの判定でステップ（１３１にうつ、り
、ＰＯＲＴＩからレベルｒＬＪの信号を出力する。この
結果、電源投入遮断回路（５）は電源遮断状態となるが
、電源端子Ｖｃｃの電圧はマイクロコンピュータ（１）
内の電源回路の時定数のために、第３図りに示すように
漸時低下してｔ、の時点で零になる。この間においてｔ
。の時点でＶｃｃ （Ｖｒｅｆとなり、マイクロコンピ
ュータ（１１のＲＥＳＥＴ 端子にレベルｒＬＪの信号
が入力してマイクロコンピュータ（１）がリセットされ
る。第３図りから明らかなようにｔｄ 時点以後はマイ
クロコンピュータ（１１の正常な動作は保証されないの
に、なおｔｄ−ｔ８の期間マイクロコンピュータの動作
が継続されることになる。
従来の回路は以上のように構成されているので、電源遮
断時において、第３図のｔｄ−ｔｅの期間にマイクロコ
ンピュータが誤動作するおそれがあり、スタンバイ調に
データを記憶するよりなシステムにおいてはＲＡＭのデ
ータが破壊されるおそれがあるという欠点があった。こ
れを防止するためには第３図りにおいてｄ２〉ｄ□とし
なければならぬが、通常、ＮＭＯＳプロセスのマイクロ
コンピュータの場合、上記ｄ１の値はＶｃｃの定格値の
９５チ程度であシ、シかも電源電圧の変動も考えられる
ので、ｄ２〉ｄｌとする設定は実現が困難であＱた。
断時において、第３図のｔｄ−ｔｅの期間にマイクロコ
ンピュータが誤動作するおそれがあり、スタンバイ調に
データを記憶するよりなシステムにおいてはＲＡＭのデ
ータが破壊されるおそれがあるという欠点があった。こ
れを防止するためには第３図りにおいてｄ２〉ｄ□とし
なければならぬが、通常、ＮＭＯＳプロセスのマイクロ
コンピュータの場合、上記ｄ１の値はＶｃｃの定格値の
９５チ程度であシ、シかも電源電圧の変動も考えられる
ので、ｄ２〉ｄｌとする設定は実現が困難であＱた。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、従来の電圧降下検出回路のかわシ
に、ウォッチドッグ（ｗａｔｃｈ ｄｏｇ）回路を利用
し、電源ｔｈ断する際にウォッチドッグ回路からリセッ
ト信号を出力させ、マイクロコンピュータのリセット状
態を保ちながら電源を遮断することにより、電源遮断の
過渡時にマイクロコンピュータの誤動作が起らないよう
にしたマイクロコンピュータシステムを提供することを
目的としている。
めになされたもので、従来の電圧降下検出回路のかわシ
に、ウォッチドッグ（ｗａｔｃｈ ｄｏｇ）回路を利用
し、電源ｔｈ断する際にウォッチドッグ回路からリセッ
ト信号を出力させ、マイクロコンピュータのリセット状
態を保ちながら電源を遮断することにより、電源遮断の
過渡時にマイクロコンピュータの誤動作が起らないよう
にしたマイクロコンピュータシステムを提供することを
目的としている。
以下この発明の実施例を図面について説明する。
第４図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分全示し、マイクロコン
ピュータ（１）のＦＯＲＴ ３と付記したものはマイク
ロコンピュータの動作の異常を検出することができる異
常検出判定用信号（この明細書では判定用信号という）
を出力する信号出力端子である。（ト）はウォッチドッ
グ回路で、ＩＮと付記したものは判定用信号を入力する
信号入力端子、ＯＵＴと付記したものはマイクロコンピ
ュータ（１）の異常を検出した際に所定幅の負方向パル
スを所定の周期で出力する信号出力端子である。なお、
ウォッチドッグ回路（至）の電源はマイクロコンピュー
タ（１）の電源遮断時において電源端子Ｖｃｃの電圧が
０■に達するまで、その電源が保持されるように構成さ
れている。
図と同一符号は同−又は相当部分全示し、マイクロコン
ピュータ（１）のＦＯＲＴ ３と付記したものはマイク
ロコンピュータの動作の異常を検出することができる異
常検出判定用信号（この明細書では判定用信号という）
を出力する信号出力端子である。（ト）はウォッチドッ
グ回路で、ＩＮと付記したものは判定用信号を入力する
信号入力端子、ＯＵＴと付記したものはマイクロコンピ
ュータ（１）の異常を検出した際に所定幅の負方向パル
スを所定の周期で出力する信号出力端子である。なお、
ウォッチドッグ回路（至）の電源はマイクロコンピュー
タ（１）の電源遮断時において電源端子Ｖｃｃの電圧が
０■に達するまで、その電源が保持されるように構成さ
れている。
第５図はこの発明のマイクロコンピュータのバックグラ
ウンドプログラムを示すフローチャートで、第２図と同
一符号は同−又は相当部分を示し、四はＰＯＲＴ ３
端子からウォッチドッグ回路α→へ信号を出力するステ
ップで、αηはウォッチドッグ回路α９への判定用信号
出力を停止するステップでちる。
ウンドプログラムを示すフローチャートで、第２図と同
一符号は同−又は相当部分を示し、四はＰＯＲＴ ３
端子からウォッチドッグ回路α→へ信号を出力するステ
ップで、αηはウォッチドッグ回路α９への判定用信号
出力を停止するステップでちる。
更に第６図は第４図の回路の各部の信号波形を示す波形
図で、第６図Ａ、Ｂ、Ｃ，Ｄはそれぞれ第３図Ａ、Ｂ、
Ｃ，ｌ）に相当する信号、第６図Ｅは第３図Ｅに対応し
てマイクロコンピュータ（１）のＲＥＳＥＴ端子の入力
信号であり、第６図Ｆはマイクロコンピュータ（１１の
ＰＯＲＴ ３ ｇＮ子の出力の判定用信号を表す。第６
図の横軸は時間ｔであるつを諒スイッチ＋２１がオンの
位置にある間（第６図ｔａｔｂ）は従来の回路と同様に
マイクロコンピュータ（υの電源端子Ｖｃｃに所定の電
圧が印加されている。このときマイクロコンピュータが
正常に動作していると、第５図のフローチャートにおい
て杷→α＊−＋ａ◆→（２）→叫のステップが繰返され
、ステップ（２）において、レベルｒｆ（Ｊの電源保持
信号がＰＯＲＴ １ 端子から出力されると共に、ステ
ップαＱでＰＯＲＴ １３＋端子からウォッチドッグ回
路（ト）へ所定の判定用信号が出力される。たとえば、
ウォッチドッグ回ｗ！Ｉ（至）では第６図Ｆの期間ｔａ
ｔ６に示す信号が入力され、マイクロコンピュータ（１
）の動作は正常であるとして、間「端子の出力信号がレ
ベ、ルｒＨＪに保たれる。また、マイクロコンピュータ
（１）が正常動作状態になく、ウォッチドッグ回路四に
所定の信号が入力されてないと、ＯＵＴ Ｑ：Ｍ子から
リセット信号が出力され、マイクロコンピュータはリセ
ットされる。
図で、第６図Ａ、Ｂ、Ｃ，Ｄはそれぞれ第３図Ａ、Ｂ、
Ｃ，ｌ）に相当する信号、第６図Ｅは第３図Ｅに対応し
てマイクロコンピュータ（１）のＲＥＳＥＴ端子の入力
信号であり、第６図Ｆはマイクロコンピュータ（１１の
ＰＯＲＴ ３ ｇＮ子の出力の判定用信号を表す。第６
図の横軸は時間ｔであるつを諒スイッチ＋２１がオンの
位置にある間（第６図ｔａｔｂ）は従来の回路と同様に
マイクロコンピュータ（υの電源端子Ｖｃｃに所定の電
圧が印加されている。このときマイクロコンピュータが
正常に動作していると、第５図のフローチャートにおい
て杷→α＊−＋ａ◆→（２）→叫のステップが繰返され
、ステップ（２）において、レベルｒｆ（Ｊの電源保持
信号がＰＯＲＴ １ 端子から出力されると共に、ステ
ップαＱでＰＯＲＴ １３＋端子からウォッチドッグ回
路（ト）へ所定の判定用信号が出力される。たとえば、
ウォッチドッグ回ｗ！Ｉ（至）では第６図Ｆの期間ｔａ
ｔ６に示す信号が入力され、マイクロコンピュータ（１
）の動作は正常であるとして、間「端子の出力信号がレ
ベ、ルｒＨＪに保たれる。また、マイクロコンピュータ
（１）が正常動作状態になく、ウォッチドッグ回路四に
所定の信号が入力されてないと、ＯＵＴ Ｑ：Ｍ子から
リセット信号が出力され、マイクロコンピュータはリセ
ットされる。
次に電源スィッチ（２）がオフになると、第５図のプロ
グラムステップは（１０）→（ＩＤに入り電源保持・遮
断判定において保持と判定されると圓→α・に入シ叫→
■→αＱ→θ→→（２）→画のステップが繰返される。
グラムステップは（１０）→（ＩＤに入り電源保持・遮
断判定において保持と判定されると圓→α・に入シ叫→
■→αＱ→θ→→（２）→画のステップが繰返される。
第６図のｔｇ点に到って、第５図のステップｕ１１にお
いて電源保持の必骸なしと判定され、ステップ面に入り
、ウォッチドッグ回路αυへの判定用信号出力が停止さ
れる。このためｔｈ の時点でウォッチドッグ回路αυ
のＯＬＩ’Ｌ’ ｉ＝子の出力がレベルｒＬＪとなり、
マイクロコンピュータｔｌｌ ｉｆリセット状態となる
。このとき）’ＯＲＴ １端子はハイインピーダンス状
態となり、その端子の電圧レベルがプルダウン抵抗（３
ａ）によりレベルｒＬＪとなるため、電源投入・遮断回
路（５）において電源が遮断され、電源端子Ｖｃｃの電
圧は第６図りのｔｈ−ｔｉに示すように低下する。
いて電源保持の必骸なしと判定され、ステップ面に入り
、ウォッチドッグ回路αυへの判定用信号出力が停止さ
れる。このためｔｈ の時点でウォッチドッグ回路αυ
のＯＬＩ’Ｌ’ ｉ＝子の出力がレベルｒＬＪとなり、
マイクロコンピュータｔｌｌ ｉｆリセット状態となる
。このとき）’ＯＲＴ １端子はハイインピーダンス状
態となり、その端子の電圧レベルがプルダウン抵抗（３
ａ）によりレベルｒＬＪとなるため、電源投入・遮断回
路（５）において電源が遮断され、電源端子Ｖｃｃの電
圧は第６図りのｔｈ−ｔｉに示すように低下する。
なお、上記実施例ではリセット状態において出力端子が
ハイインピーダンス状態をとるマイクロコンピュータを
使用したものを示したが、リセット時その端子出力がレ
ベル「ＨＪあるいはｒＬＪのどちらか一方に確定してい
るマイクロコンピュータを用いても構成することができ
る。ｌｌ捷だ、マイクロコンピュータ（１）の電源の保
持・遮断にかかわらずウォッチドッグ回路α９に電源が
供給されるよう構成しても上記実施例と同様の効果を得
ることができる。
ハイインピーダンス状態をとるマイクロコンピュータを
使用したものを示したが、リセット時その端子出力がレ
ベル「ＨＪあるいはｒＬＪのどちらか一方に確定してい
るマイクロコンピュータを用いても構成することができ
る。ｌｌ捷だ、マイクロコンピュータ（１）の電源の保
持・遮断にかかわらずウォッチドッグ回路α９に電源が
供給されるよう構成しても上記実施例と同様の効果を得
ることができる。
以上のようにこの発明によれば、従来の電圧降下検出回
路のかわりにウォッチドッグ回路全役け、電源を遮断す
る際にウォッチドッグ回路からリセット信号を出力させ
、マイクロコンピュータのリセット状態を保ったままで
電源全遮断するように構成したので、電源遮断時におけ
るマイクロコンピュータの誤動作を確実に防止すること
ができる。
路のかわりにウォッチドッグ回路全役け、電源を遮断す
る際にウォッチドッグ回路からリセット信号を出力させ
、マイクロコンピュータのリセット状態を保ったままで
電源全遮断するように構成したので、電源遮断時におけ
るマイクロコンピュータの誤動作を確実に防止すること
ができる。
【図面の簡単な説明】
第１図は従来のシステムを示すブロック図、第２図ｉｊ
ｊｉｇ１図のシステムのバックグラウンドプログラムを
示すフローチャート、第３図は第１図の各部の信号波形
金示す波形図、第４図はこの発明の一実施例を示すブロ
ック図、第５図は第４図のシステムのパックグラウンド
プログラムを示すフローチャート、第６図は第４図の各
部の信号波形を示す波形図である。 （１）・・・マイクロコンピュータ、（２）・・・電源
スィッチ、（４１・・・オアゲート、（５１・・・電源
投入・遮断回路、ｑＯ・・・ウォッチドッグ回路つ 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 特許庁長官殿 ２１発明の名称 マイクロコンピュータシステム ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 （１）明細書の「発明の詳細な説明」の欄（２）明細書
の１図面の簡単な説明」の欄６、補正の内容 （１）明細書第３頁第２行目「信号入力」とあるを「信
号入出力」と訂正する。 （２）同書第１１頁第８行目「を設け、」とあるを「金
利用し、」と訂正する。 （３）同書第１２頁第４行目「αＧ」とあるを「ＯＱ」
と訂正する。 （以上）
ｊｉｇ１図のシステムのバックグラウンドプログラムを
示すフローチャート、第３図は第１図の各部の信号波形
金示す波形図、第４図はこの発明の一実施例を示すブロ
ック図、第５図は第４図のシステムのパックグラウンド
プログラムを示すフローチャート、第６図は第４図の各
部の信号波形を示す波形図である。 （１）・・・マイクロコンピュータ、（２）・・・電源
スィッチ、（４１・・・オアゲート、（５１・・・電源
投入・遮断回路、ｑＯ・・・ウォッチドッグ回路つ 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 特許庁長官殿 ２１発明の名称 マイクロコンピュータシステム ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 （１）明細書の「発明の詳細な説明」の欄（２）明細書
の１図面の簡単な説明」の欄６、補正の内容 （１）明細書第３頁第２行目「信号入力」とあるを「信
号入出力」と訂正する。 （２）同書第１１頁第８行目「を設け、」とあるを「金
利用し、」と訂正する。 （３）同書第１２頁第４行目「αＧ」とあるを「ＯＱ」
と訂正する。 （以上）
Claims (1)
- マイクロコンピュータト、このマイクロコンユータにオ
ンオフ信号を入力するための電源スィッチと、上記マイ
クロコンピュータの電源を保持すべきか否かの電源保持
信号を出力する電源保持信号出力端子と、この電源保持
信号と上記′電源スィッチからの上記オンオフ信号との
論理和信号により上記マイクロコンピュータの電源端子
への電源の投入・遮断を制御する電源投入・遮断回路と
、上記マイクロコンピュータが正常に動作しているか否
かを判定できる判定用信号が上記マイクロコンピュータ
から入力されるウォッチドッグ回路と、このウォッチド
ッグ回路によって上記マイクロコンピュータが正常に動
作していないと判定したとき又は上記判定用信号の欠除
全検出したとき上記マイクロコンピュータをリセットす
る手段と、上記電源スィッチからのオンオフ信号がオフ
状態を示す時点以後上記マイクロコンピュータにおいて
電源保持の必要ありゃ否やの判定全行い、電源の保持を
必要としないと判定した時点以後は上記判定用信号の送
出全停止する手段と、上記マイクロコンピュータのリセ
ット状態においては上記電源保持信号を電源の保持を必
要としないことを表す論理に設定する手段とを備えたマ
イクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108605A JPS60524A (ja) | 1983-06-15 | 1983-06-15 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108605A JPS60524A (ja) | 1983-06-15 | 1983-06-15 | マイクロコンピユ−タシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60524A true JPS60524A (ja) | 1985-01-05 |
| JPH0425568B2 JPH0425568B2 (ja) | 1992-05-01 |
Family
ID=14489031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108605A Granted JPS60524A (ja) | 1983-06-15 | 1983-06-15 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090592A (ja) * | 2006-10-02 | 2008-04-17 | Canon Inc | 電子機器 |
-
1983
- 1983-06-15 JP JP58108605A patent/JPS60524A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090592A (ja) * | 2006-10-02 | 2008-04-17 | Canon Inc | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425568B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60524A (ja) | マイクロコンピユ−タシステム | |
| JPH04327953A (ja) | アラーム制御方法 | |
| JP2000114039A (ja) | リニアソレノイド故障検出装置 | |
| JPH11510938A (ja) | 最小数の外部構成要素を有するマイクロコントローラ | |
| JPS6113250B2 (ja) | ||
| JPH04258885A (ja) | 半導体記憶装置 | |
| KR100788344B1 (ko) | 전압 검출회로 | |
| JPH10199261A (ja) | パワーアップ信号発生回路 | |
| JP3909542B2 (ja) | 電圧検出装置 | |
| JPH054039Y2 (ja) | ||
| JP2002099357A (ja) | 半導体装置 | |
| JP4280058B2 (ja) | インタフェース回路 | |
| JPS6031992A (ja) | プリンタの誤動作防止方法 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JP2005102418A (ja) | インバータ装置 | |
| JPS61196276A (ja) | 被加熱部の温度異常検出装置 | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPS62272334A (ja) | ウオツチドツグタイマ | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JPS6111858A (ja) | 異常検出装置 | |
| JP3184163B2 (ja) | 電源回路 | |
| JPH0246212Y2 (ja) | ||
| JPS588751B2 (ja) | 湿度センサ故障検出器 | |
| JPH0334689B2 (ja) | ||
| JP2869219B2 (ja) | 安定化電源回路 |