JPS6052457B2 - 命令投入制御方式 - Google Patents
命令投入制御方式Info
- Publication number
- JPS6052457B2 JPS6052457B2 JP55104693A JP10469380A JPS6052457B2 JP S6052457 B2 JPS6052457 B2 JP S6052457B2 JP 55104693 A JP55104693 A JP 55104693A JP 10469380 A JP10469380 A JP 10469380A JP S6052457 B2 JPS6052457 B2 JP S6052457B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- input
- instructions
- execution
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、互に並行して動作できる複数の演算器を有し
、且つプログラムで指定された実行順序によらす命令の
処理を行い得る情報処理装置において、リトライ時に論
時矛盾を惹起しないように演算器への命令の投入を制御
するように命令投入制御方式に関するものである。
、且つプログラムで指定された実行順序によらす命令の
処理を行い得る情報処理装置において、リトライ時に論
時矛盾を惹起しないように演算器への命令の投入を制御
するように命令投入制御方式に関するものである。
第１図はベクトル・データ処理装置の概要を示すもので
あつて、１は主メモリ、２はベクトル・レジスタ、３は
ロード・ストア・パイプライン、４は加算パイプライン
、５は乗算パイプライン、６は除算パイプラインをそれ
ぞれ示している。
あつて、１は主メモリ、２はベクトル・レジスタ、３は
ロード・ストア・パイプライン、４は加算パイプライン
、５は乗算パイプライン、６は除算パイプラインをそれ
ぞれ示している。
ロード・ストア・パイプライン３は、主メモリ１とベク
トル・レジスタ２間のデータ転送を行うものであり、加
算パイプライン４、乗算パイプライン５および除算パイ
プライン６のそれぞれは、ベクトル・レジスタ２のデー
タを用いて演算を行うものである。従来のベクトル・デ
ータ処理装置においては、命令はプログラムで指定され
た順序で行われている。
トル・レジスタ２間のデータ転送を行うものであり、加
算パイプライン４、乗算パイプライン５および除算パイ
プライン６のそれぞれは、ベクトル・レジスタ２のデー
タを用いて演算を行うものである。従来のベクトル・デ
ータ処理装置においては、命令はプログラムで指定され
た順序で行われている。
しかし、ロード・ストア・パイプライン３、加算パイプ
ライン４、乗算パイプライン４、乗算パイプライン５お
よび除算パイプライン６のそれぞれは互に独立して動作
できるものであるので、プログラムで指定された実行順
序によらず命令を処理した方が全体としてのプログラム
実行時間を短縮できる場合がある。例えば １Ｌｆ）ＡＤ（１）Ａ ２Ｌｆ）ＡＤ（２）Ｂ ３ＡＤＤＣｆ−Ａ＋Ｂ ４ＳＴＯＲＥＭ４−Ｃ ５Ｌｆ）ＡＤ（３）Ｄ Ｌｆ）ＡＤ（４）Ｅ ７ＭＵＬＴＩＰＣＹＦ←ＤＸＦ 一というプログラムを実行する場合、従来技術において
は１、２、３・・・・・・の順序で命令が処理されるが
、Ｌｆ）ＡＤ（１）とＬｆ）ＡＤ（２）を実行すると、
ロード・スイア・パイプライン３は空くので、直ちにＷ
ＡＤ（３）、ＬＣ）ＡＤ（４）を実行した方が効率的で
ある。
ライン４、乗算パイプライン４、乗算パイプライン５お
よび除算パイプライン６のそれぞれは互に独立して動作
できるものであるので、プログラムで指定された実行順
序によらず命令を処理した方が全体としてのプログラム
実行時間を短縮できる場合がある。例えば １Ｌｆ）ＡＤ（１）Ａ ２Ｌｆ）ＡＤ（２）Ｂ ３ＡＤＤＣｆ−Ａ＋Ｂ ４ＳＴＯＲＥＭ４−Ｃ ５Ｌｆ）ＡＤ（３）Ｄ Ｌｆ）ＡＤ（４）Ｅ ７ＭＵＬＴＩＰＣＹＦ←ＤＸＦ 一というプログラムを実行する場合、従来技術において
は１、２、３・・・・・・の順序で命令が処理されるが
、Ｌｆ）ＡＤ（１）とＬｆ）ＡＤ（２）を実行すると、
ロード・スイア・パイプライン３は空くので、直ちにＷ
ＡＤ（３）、ＬＣ）ＡＤ（４）を実行した方が効率的で
ある。
このように、プログラムで指定された実行順序に拘泥せ
ずに命令を処理した方が全体としてのプログラムの実行
時間を短縮できるが、ここで問題となることは、命令実
行中にエラーが検出された時に如何なる処置を行うかと
いうことである。
ずに命令を処理した方が全体としてのプログラムの実行
時間を短縮できるが、ここで問題となることは、命令実
行中にエラーが検出された時に如何なる処置を行うかと
いうことである。
通常の情報処理装置においては、命令が直列的に処理さ
れているので、エラーが検出された命令のみをリトライ
すれば良いが、並行して複数の命令が実行されている情
報処理装置のリトライは非常に困難な問題を含んでいる
。本発明は、上記の考察に基づくものであつて、プログ
ラムで指定された実行順序によらず命令の処理を行う情
報処理装置において、リトライ時に論理矛盾を惹起しな
いように命令の演算器への投入を制御する命令投入制御
方式を提供することを目的としている。
れているので、エラーが検出された命令のみをリトライ
すれば良いが、並行して複数の命令が実行されている情
報処理装置のリトライは非常に困難な問題を含んでいる
。本発明は、上記の考察に基づくものであつて、プログ
ラムで指定された実行順序によらず命令の処理を行う情
報処理装置において、リトライ時に論理矛盾を惹起しな
いように命令の演算器への投入を制御する命令投入制御
方式を提供することを目的としている。
そしてそのため、本発明の命令投入制御方式は、並行し
て動作できる複数の演算器を備えると共に、プログラム
で指定された実行順序によらず命令の処理を行う情報処
理装置において、演算器に投入された命令の投入順序を
記憶する手段と、実行中の命令の入カオペランドと実行
持ち命令の出力オペランドとを比較するオペランド比較
手段とを設け、実行中の命令の入カオペランドと実行持
ち命令の出力オペランドとが一致する場合、当該実行中
の命令を含むそれ以前の命令の実行が完了した後で、当
該実行持ち命令を実行することを特徴とするものである
。以下、本発明を図面を参照しつつ説明する。第２図は
本発明の一実施例のプロツク図、第３図は命令の形式を
示す図、第４図は、本発明の動作を説明するための図で
ある。
て動作できる複数の演算器を備えると共に、プログラム
で指定された実行順序によらず命令の処理を行う情報処
理装置において、演算器に投入された命令の投入順序を
記憶する手段と、実行中の命令の入カオペランドと実行
持ち命令の出力オペランドとを比較するオペランド比較
手段とを設け、実行中の命令の入カオペランドと実行持
ち命令の出力オペランドとが一致する場合、当該実行中
の命令を含むそれ以前の命令の実行が完了した後で、当
該実行持ち命令を実行することを特徴とするものである
。以下、本発明を図面を参照しつつ説明する。第２図は
本発明の一実施例のプロツク図、第３図は命令の形式を
示す図、第４図は、本発明の動作を説明するための図で
ある。
第２図において、７は命令受取部、８−０ないし８−２
は実行持ち命令レジスタ、９は命令投入決定部、１０−
０ないし１０−２は実行中命令レジスタ、１１はオペラ
ンド比較部、１２は投入順序記憶部、１３はプログラム
・カウンタをそれぞれ示している。
は実行持ち命令レジスタ、９は命令投入決定部、１０−
０ないし１０−２は実行中命令レジスタ、１１はオペラ
ンド比較部、１２は投入順序記憶部、１３はプログラム
・カウンタをそれぞれ示している。
命令受取部７は、主メモｌ川から送られて来た命令を受
取るものであり、受取つた命令は空きの実行持ち命令レ
ジスタ８−１にセツトされる。
取るものであり、受取つた命令は空きの実行持ち命令レ
ジスタ８−１にセツトされる。
実行持ち命令レジスタ８−０，８−１，８−２，・・・
に空気きが生ずると、空きが生じたことが命令受取部７
に通知され、この通知を受取ると、命令受取部７は次の
命令をフエツチする。命令投入決定部９は、実行持ち命
令レジスタ８−０，８一１，８−２，・・の命令に対応
する実行中命令レジスタ１０−１に空きが生じ且つ所定
の条件が成立したときに、実行持ち命令レジスタ８−１
の命令を対応する実行中命令レジスタ１０−ｊにセツト
する。実行中命令レジスタ１０−０，１０−１，１０−
２，・・それぞれは、ロード・スイア●パイプライン３
、加算パイプライン４、乗算パイプライン５、除算パイ
プライン６に対応しているものであつて、実行中命令レ
ジスタ１０−ｊに命令がセツトされると、対応するパイ
プラインが起動する。命令投入決定部９は、オペランド
比較部１１、投入順序記憶部１２およびプログラム・カ
ウンタ１３を有している。オペランド比較部１１は、実
行中命令の入カオペランドと実行持ち命令の出力オペラ
ンドが一致するか否かを検出するものである。投入順序
記憶部には、実行中命令レジスタ１０−０，１０−１，
１０−２，に投入された命令およびその順序を記憶する
ものである。命令毎に完了したか否かを示すフラグもつ
けられている。プログラム・カウンタ１３は、プログラ
ム上の連続せる命令１，．ｉ＋１、ｉ＋２・・・ｉ＋ｎ
の命令の全てが終了したとき、そのカウント値をｎ＋１
するものである。第３図は命令の形式を示すものであつ
て、命令はオペレーシヨン●コード部、入カオペランド
指定部および出力オペランド指定部から構成されている
。
に空気きが生ずると、空きが生じたことが命令受取部７
に通知され、この通知を受取ると、命令受取部７は次の
命令をフエツチする。命令投入決定部９は、実行持ち命
令レジスタ８−０，８一１，８−２，・・の命令に対応
する実行中命令レジスタ１０−１に空きが生じ且つ所定
の条件が成立したときに、実行持ち命令レジスタ８−１
の命令を対応する実行中命令レジスタ１０−ｊにセツト
する。実行中命令レジスタ１０−０，１０−１，１０−
２，・・それぞれは、ロード・スイア●パイプライン３
、加算パイプライン４、乗算パイプライン５、除算パイ
プライン６に対応しているものであつて、実行中命令レ
ジスタ１０−ｊに命令がセツトされると、対応するパイ
プラインが起動する。命令投入決定部９は、オペランド
比較部１１、投入順序記憶部１２およびプログラム・カ
ウンタ１３を有している。オペランド比較部１１は、実
行中命令の入カオペランドと実行持ち命令の出力オペラ
ンドが一致するか否かを検出するものである。投入順序
記憶部には、実行中命令レジスタ１０−０，１０−１，
１０−２，に投入された命令およびその順序を記憶する
ものである。命令毎に完了したか否かを示すフラグもつ
けられている。プログラム・カウンタ１３は、プログラ
ム上の連続せる命令１，．ｉ＋１、ｉ＋２・・・ｉ＋ｎ
の命令の全てが終了したとき、そのカウント値をｎ＋１
するものである。第３図は命令の形式を示すものであつ
て、命令はオペレーシヨン●コード部、入カオペランド
指定部および出力オペランド指定部から構成されている
。
演算命令の場合には、入カオペランド指定部は第１入カ
オペランド指定部および第２オペランド指定部を有して
いることは言うまでもない。各オペランド指定部は、ベ
クトル・レジスタを指定するものである。第４図は本発
明の動作を説明するためのものである。
オペランド指定部および第２オペランド指定部を有して
いることは言うまでもない。各オペランド指定部は、ベ
クトル・レジスタを指定するものである。第４図は本発
明の動作を説明するためのものである。
第４図において、ＬはＬＯＡＤ命命、ＡＲはＲ−Ｒ形式
のＡＤＤ命令、ＭＲはＲ−Ｒ形式のＪＬＴＩＰＬＹ命令
をそれぞれ示している。プログラムは、１０ＡＤ，．Ａ
ＤＤ．．ＭＵＬＴＩＰＬＹの順序で書かれている。第４
図では、先ず１０ＡＤ命令が実行され、次にＡＤＤ命令
が実行され、最後にＩＶＵＬＴＩＰＬＹ命令が実行され
ている。
のＡＤＤ命令、ＭＲはＲ−Ｒ形式のＪＬＴＩＰＬＹ命令
をそれぞれ示している。プログラムは、１０ＡＤ，．Ａ
ＤＤ．．ＭＵＬＴＩＰＬＹの順序で書かれている。第４
図では、先ず１０ＡＤ命令が実行され、次にＡＤＤ命令
が実行され、最後にＩＶＵＬＴＩＰＬＹ命令が実行され
ている。
第４図イにおいては、ＡＤＤ命令の入カオペランドがで
出カオペランドがＲ１であり、ＭＵＬＴＩＰＬＹ命令の
入カオペランドがＲ２で出力オペランドがＲ３である。
第４図イの場合は、ＡＤＤ命令の入カオペランドＲ３と
ＭＵＴＩＰＹ命令の出力オペランドは一致しないので、
１０ＡＤ命令の実行中にエラーが生じ、１０ＡＤ命令か
ら再び命令を実行したとしても、ＬＯＡＤ命令、ＡＤＤ
命令およびＭＵｌ，Ｔｎ）ＬＹ命令を論理矛盾を起すこ
となく実行することが出来る。第４図口においては、Ａ
ＤＤ命令の入カオペランドとＭＵＬＴＩＰＬＹ命令のの
出力オペランドは共にＲ。
出カオペランドがＲ１であり、ＭＵＬＴＩＰＬＹ命令の
入カオペランドがＲ２で出力オペランドがＲ３である。
第４図イの場合は、ＡＤＤ命令の入カオペランドＲ３と
ＭＵＴＩＰＹ命令の出力オペランドは一致しないので、
１０ＡＤ命令の実行中にエラーが生じ、１０ＡＤ命令か
ら再び命令を実行したとしても、ＬＯＡＤ命令、ＡＤＤ
命令およびＭＵｌ，Ｔｎ）ＬＹ命令を論理矛盾を起すこ
となく実行することが出来る。第４図口においては、Ａ
ＤＤ命令の入カオペランドとＭＵＬＴＩＰＬＹ命令のの
出力オペランドは共にＲ。
であり、ＡＤＤ命令の入カオペランドとＭＵＬＴＩＰＬ
Ｙ命令の出力オペランドとは一致している。ＬＯＡＤ命
令の実行中にエラーが検出され、１０ＡＤ命令から再び
命令を実行する場合、ＡＤＤ命令の入カオペランドはＭ
ＵＬＴＩＰＬＹ命令によつて書替えられているので、論
理矛盾を惹起する。本発明はこのような論理矛盾を惹起
しないようにしたものである。上記のような論理矛盾を
惹起しないようにするためには、第４図口のＭＵＬＴ［
ＰＬＹ命令をｙ１命令およびＡＤＤ命令の実行が完了し
たあとに、実行するようにすればよい。
Ｙ命令の出力オペランドとは一致している。ＬＯＡＤ命
令の実行中にエラーが検出され、１０ＡＤ命令から再び
命令を実行する場合、ＡＤＤ命令の入カオペランドはＭ
ＵＬＴＩＰＬＹ命令によつて書替えられているので、論
理矛盾を惹起する。本発明はこのような論理矛盾を惹起
しないようにしたものである。上記のような論理矛盾を
惹起しないようにするためには、第４図口のＭＵＬＴ［
ＰＬＹ命令をｙ１命令およびＡＤＤ命令の実行が完了し
たあとに、実行するようにすればよい。
即ち、実行中命令Ａの入カオペランドと−等しい出力オ
ペランドを持つ命令Ｂを、実行中命令Ａを含むそれ以前
に投入された命令群の実行が完了した後て実行中命令レ
ジスタにセツトすれば良い。このようにするため、本発
明においては、オペランド比較部１１および投入順序記
憶部１２が設けられている。さきに述べたように、オペ
ランド比較器１１は、実行中の命令の入カオペランドと
実行持ち命令の出力オペランドとが一致するか否かを調
べるものである。不一致の場合には、命令投入決定部９
は、その他の条件が成立しているとき、その実行持ち命
令を直ちに、対応する実行中命令レジスタにセツトする
。一致する場合には、命令投入決定部は、投入順序記憶
部１２の内容を監視し、等しい入カオペランドを接つ命
令およびそれ以前の命令の実行が終了した後で、等しい
出力オペランドを持つ実行持ち命令を対応する実行中命
令レジスタ１０−ｊにセツトする。なお、リトライを行
う場合には、プログラム●カウンタ１３で示される命令
からリトライされる。以上の説明から明らかなように、
本発明によれば、常に論理矛盾を惹起することなくリト
ライを行うことが出来る。
ペランドを持つ命令Ｂを、実行中命令Ａを含むそれ以前
に投入された命令群の実行が完了した後て実行中命令レ
ジスタにセツトすれば良い。このようにするため、本発
明においては、オペランド比較部１１および投入順序記
憶部１２が設けられている。さきに述べたように、オペ
ランド比較器１１は、実行中の命令の入カオペランドと
実行持ち命令の出力オペランドとが一致するか否かを調
べるものである。不一致の場合には、命令投入決定部９
は、その他の条件が成立しているとき、その実行持ち命
令を直ちに、対応する実行中命令レジスタにセツトする
。一致する場合には、命令投入決定部は、投入順序記憶
部１２の内容を監視し、等しい入カオペランドを接つ命
令およびそれ以前の命令の実行が終了した後で、等しい
出力オペランドを持つ実行持ち命令を対応する実行中命
令レジスタ１０−ｊにセツトする。なお、リトライを行
う場合には、プログラム●カウンタ１３で示される命令
からリトライされる。以上の説明から明らかなように、
本発明によれば、常に論理矛盾を惹起することなくリト
ライを行うことが出来る。
第１図はベクトル・データ処理装置の概要を示す図、第
２図は本発明の１実施例のプロツク図、第３図は命令の
形式を示す図、第４図は本発明の“動作を説明するため
の図である。 ７・・・・・命令受取部、８−０ないし８−２・・・・
・・実行持ち命令レジスタ、９・・・・・・命令投入決
定部、１０−０ないし１０−２・・・・・・実行中命令
レジスタ、１１・・・・・・オペランド比較部、１２・
・・・・・投入順序記憶部、１３・・・・・・プログラ
ム・カウンタ。
２図は本発明の１実施例のプロツク図、第３図は命令の
形式を示す図、第４図は本発明の“動作を説明するため
の図である。 ７・・・・・命令受取部、８−０ないし８−２・・・・
・・実行持ち命令レジスタ、９・・・・・・命令投入決
定部、１０−０ないし１０−２・・・・・・実行中命令
レジスタ、１１・・・・・・オペランド比較部、１２・
・・・・・投入順序記憶部、１３・・・・・・プログラ
ム・カウンタ。
Claims (1)
- １ 並行して動作できる複数の演算器を備えると共に、
プログラムで指定された実行順序によらず命令の処理を
行う情報処理装置において、演算器に投入された命令の
投入順序を記憶する手段と、実行中の命令の入力オペラ
ンドと実行待ち命令の出力オペランドとを比較するオペ
ランド比較手段とを設け、実行中の命令の入力オペラン
ドと実行待ち命令の出力オペランドとが一致する場合、
当該実行中の命令を含むそれ以前の命令の実行が完了し
た後で、当該実行待ち命令を実行することを特徴とする
命令投入制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55104693A JPS6052457B2 (ja) | 1980-07-29 | 1980-07-29 | 命令投入制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55104693A JPS6052457B2 (ja) | 1980-07-29 | 1980-07-29 | 命令投入制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5729159A JPS5729159A (en) | 1982-02-17 |
| JPS6052457B2 true JPS6052457B2 (ja) | 1985-11-19 |
Family
ID=14387548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55104693A Expired JPS6052457B2 (ja) | 1980-07-29 | 1980-07-29 | 命令投入制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052457B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58149570A (ja) * | 1982-02-27 | 1983-09-05 | Fujitsu Ltd | ベクトル命令のスケジユ−リング処理方式 |
| JPH0621993B2 (ja) * | 1985-01-18 | 1994-03-23 | 株式会社日立製作所 | 命令再実行制御方式 |
| JPS62278639A (ja) * | 1986-05-27 | 1987-12-03 | Nec Corp | 情報処理装置 |
| DE3750055T2 (de) * | 1986-06-12 | 1995-01-05 | Ibm | Ablauffolgesteuerung und zugehörige Methode in einer Befehlsverarbeitungseinheit, um diese Einheit in einen Freigabe-, Ausführungs-, Halte- oder Auflösezustand zu versetzen. |
| JPS645500A (en) * | 1987-06-29 | 1989-01-10 | Sekisui Chemical Co Ltd | Testing paper for determining living body components |
| EP0312764A3 (en) * | 1987-10-19 | 1991-04-10 | International Business Machines Corporation | A data processor having multiple execution units for processing plural classes of instructions in parallel |
| US5436133A (en) * | 1989-06-20 | 1995-07-25 | Oriental Yeast Co., Ltd. | Enzyme assay of biochemical substances |
| US6519730B1 (en) * | 2000-03-16 | 2003-02-11 | Fujitsu Limited | Computer and error recovery method for the same |
| US11401412B2 (en) | 2016-09-14 | 2022-08-02 | Basf Se | Polyester for profile extrusion and/or pipe extrusion |
-
1980
- 1980-07-29 JP JP55104693A patent/JPS6052457B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5729159A (en) | 1982-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0087978B1 (en) | Information processing unit | |
| EP0297893B1 (en) | Apparatus and method for recovering from page faults in vector data processing operations | |
| JP2645669B2 (ja) | データ処理システム | |
| JPH03653B2 (ja) | ||
| JPS61286931A (ja) | 情報処理装置 | |
| EP0180048A2 (en) | An arithmetic processor having a parallel accumulate function | |
| JPS6052457B2 (ja) | 命令投入制御方式 | |
| JPH04336378A (ja) | 情報処理装置 | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JPS6218057B2 (ja) | ||
| JPS6142308B2 (ja) | ||
| JPH08123682A (ja) | ディジタル信号処理装置 | |
| EP0319132B1 (en) | Interrupt handling in a parallel data processing | |
| JPS581246A (ja) | 命令処理順序制御方式 | |
| JPH0668739B2 (ja) | データ処理装置 | |
| JPS58178464A (ja) | 並列演算処理装置 | |
| JPH07219766A (ja) | 演算処理装置 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPS586971B2 (ja) | 演算処理装置 | |
| JPH04181331A (ja) | 命令リトライ方式 | |
| JPH0228765A (ja) | 命令処理順序制御システム | |
| JPH04293159A (ja) | ベクトルデータ処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 |