JPS58149570A

JPS58149570A - ベクトル命令のスケジユ−リング処理方式

Info

Publication number: JPS58149570A
Application number: JP3119982A
Authority: JP
Inventors: Hirobumi Yamada; 博文山田; Fumio Isobe; 磯辺　文雄; Chizuru Sasaki; 千鶴佐々木; Shinya Miura; 信也三浦; Kazuhiko Suzuki; 一彦鈴木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-02-27
Filing date: 1982-02-27
Publication date: 1983-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（Ａ）発明の技術分野本発明は、ベクトル命令のスケジューリング処理方式、
特に複数の並列演算部をそなえたベクトル処理プロセッ
サに対して、与えられたソース・プログラムから目的プ
ログラムを生成して供給するコンパイラにおいて、最終
的に目的プログラムの命令を出力するに当って、依存関
係のない命令群を抽出した上で、命令を実行するシミュ
レーションを行ないつつ、Ｉ−・・並列演算部に空き状
態が発生することを確めたとき、上記依存関係のない命
令を当該空き状態にあてはめてゆくようにし、最適化を
はかるようにしたスケジューリング処理方式に関するも
のである。

（Ｂ）　　技術の背景と問題点例えば、第１図（Ａ＋に示す如く、ベクトルＡに属する
エレメントａｌｔ”２１・・・とベクトルＢ　ｖｃ１４
ＴるエレメントｂＩｌｂ２＋・・・との各エレメント相
互を加算して、エレメントＣ１、Ｃ２，・・をもつベク
トルＣを生成するような、ベクトル命令を実行するベク
トル処理プロセッサが存在している。第１図（Ｎ図示の
場合、第１番目のエレメント相互の加算を行なうか否か
をマスク・ニレメン）ｍｌ　、ｍ。

・・・にて指示するようにされており、第１図（均に一
般化して示す如き処理が行なわれる。

上記の如き処理を行なうベクトル処理プロセッサを有す
るデータ処理システムは、一実施例として第２図図示の
如きシステム構成をもっている。

図中の符号１は主記憶装置、２はメモリ制御装置、３は
ベクトル処理プロセッサ、４はチャネル・プロセッサ、
５は大記憶装置、６はスカラ処理回路部、７はベクトル
処理回路部、８−０．８−１゜・・・は夫々浮動小数点
データ・レジスタ、９−０゜９−１．・・・は夫々複数
個のデータ（エレメント・データ）を格納し得るベクト
ル・レジスタ、１〇−０，１０−１，・・・は夫々複数
個のマスク・データ（マスク・エレメント・データ）を
格納し得るマスク・レジスタ、１１はベクトル長レジス
タであって各ベクトル・レジスタに格納されるエレメン
トの個数情報がセットされるもの、１２−０゜１２−１
は夫々メモリ・アクセス・パイプライン、１３は加減算
パイプライン、１４は乗算処理パイプライン、１５は除
算処理パイプライン、１６はマスク処理パイプラインな
表わ］−でいる。

上記の如きベクトル処理プロセッサが処理を実行するに
当って、当該プロセッサが実行するに適した形に、与え
られたソース・プログラムをコンパイルし目的プログラ
ムを生成することが行なわれる。当該コンパイルを行な
うコンパイラの構成は第３図を参照して後述されるが、
当該コンパイラの最終段階における目的プログラム出力
部において、個々の命令について前の命令との依存関係
の有無を調べ、依存関係のない命令の実行をパイプライ
ン演算部の空き期間に割りつけて、ベクトル処理プロセ
ッサが実際に処理を実行する際において、パイプライン
演算部に出来るだけ空き状態が生じないように配慮する
ことが望まれる。

（ｑ　発明の目的と構成本発明は、上記の点を解法することを目的としており、
（ｉ＋依存関係のない命令群を抽出し、（Ｉｉ）命令を
実行する際のシミュレーションを行ない、（ｉｉｉ　）
所定の並列演算部に空き状態が生じる場合に、上記依存
関係のな（・命令をあてはめてゆくようにして、最適化
をはかることを特徴としている。以下図面を参照しつつ
説明する。

（Ｄｌ　　発明の実施例第３図は本発明に用いるコンパイラの一実施例構成、第
４図は本発明においてソース・プログラムを中間コード
に移してゆく態様を説明する説明図、第５図はソース・
プログラムをベクトル化してゆく態様を説明する説明図
、第６図および第７図は本発明による処理の概念を説明
する説明図、第８図と第９図とは一緒になって第３図図
示の目的プログラム出力部における本発明に直接関連を
もつ部分の一実施例フローチャートを構成するもの、第
１０図ないし第１５図は本発明による処理を例を挙げて
説明する説明図を示す、：第３図において、１７は大記
憶装置に格納されているソース・プログラム、１８はコ
ンパイラ、１９はコンパイルされて大記憶装置上に格納
されル目的プログラム、２０はソース解釈部、２１は記
憶域割付は部、２２はベクトル化部、２３は中間コード
最適化部、２４はレジスタ使用決定部、２５は目的プロ
グラム出力部を表わしている。

コンパイラ１８は、大記憶装置からソース・プログラム
１７を取込んで、所望の目的プログラム１９を生成する
。このとき図示の各部は次のような処理な行う。

即ち、ソース解釈部２０はソース・プログラム１７を大
記憶装置から取込み、文解釈を行って中間コード（テキ
スト）に展開する。例えばソース・プログラムが第４図
図示左側の如き場合に図示右側に示す如き中間コードに
展開する。記憶域割付は部２１はプログラム内に出現す
る各種データに対応」−で記憶域内番地を割当てる。ベ
クトル化部２２は、プログラム中のループ構造を検出し
、並列実行可能部分を認識し、第５図図示の如く中間コ
ード変更を行う。中間コード最適化部２３は、中間コー
ドのレベルで、第２図図示の如きベクトル処理プロセッ
サを有効に利用するＴこめの最適化を施す。レジスタ使
用決定部２４は、中間コードに現われたデータに対して
、ベクトル処理プロセッサ上の資源（レジスタ）を割当
てろ。そして目的プログラム出力部２５は機械命令語を
大記憶装置へ出力しかつ命令語レベルでの最適化を行う
。

ベクトル処理プロセッサを稼動させるためのコンパイラ
は第３図図示の如き構成をもっており、ソース−プログ
ラムから目的プログラムを生成してゆく。

この場合、今仮に第６図図示の如き命令列が目的プログ
ラムとして得られたとし、この命令列をもってベクトル
処理プロセッサが処理を実行する場合について、上述の
パイプライン演算部１２ないし１５にどのような空き状
態が生じるかを調べてみる。なお、第６図において矢印
で示すものは、依存関係かあることを示しており、例え
ば図示命令■は命令■と命令■とのいずれもが共に実行
されて初めて実行されるべき命令であることを示してい
る。また命令の実行時間は、命令■、■、■が３単位時
間、命令■、■、■か５単位時間、命令■が７単位時間
を要するものとし、パイプライン演算部としてロード／
ストア用Ｐ、と加算用Ｐ２と乗算用Ｐ３と除算用Ｐ４と
が存在しているものとしている。

第６図図示の命令列が上記パイプライン演算部Ｐ、　　
、Ｐ２．Ｐ３．Ｐ、によって実行されるものとすると、
第６図図示のままでは第７図（Ａ１図示の如く各パイプ
ライン演算部において処理が行われることとなり、空き
時間が比較的多いものとなる。本発明においては、第６
図図示の命令列の順序を入れ替えて、第７図ｆＢ］図示
の如く、ベクトル処理プロセッサによる実行時間を短縮
するようにしている。

第８図と第９図とは一緒になって１つのフローチャート
を構成しており、第３図図示の目的プログラム出力部に
おける本発明に直接関連をもつ部分の一実施例フローチ
ャートを示している。以下第１０図ないし第１５図を参
照しつつ、第６図図示の命令列に対応して、第８図およ
び第９図図示のフローチャートの動作を説明してゆく。

（１）図示フローチャートの処理に先立って、第６図図
示の命令列における依存関係にもとづいて、第１０図（
Ｂ１図示の如き命令のリンク２６と第１０図（Ｃ１図示
の如き依存関係のない命令のリンク２７とを用意する。

（２）　　次いで命令■に着目してシミュレーションを
行う、（処理ｔ１　）。

（３）　　この場合、処理ｆ２によって、すべてのパイ
プラインについて夫々空き状態かあるか否かチェックさ
れる。命令■をパイプラインＰ１にて実行させる前には
、各パイプラインに空き時間が存在しないことから、図
示ルート「６」ｖｃ移行する。命令■については命令の
移動（本発明による順序移動）がなかつ１こことから、
処理ｆ７に入る。

（４）そして、命令■に依存関係をもつ命令■、■。

■による命令のに対する依存関係を抹消し、処理ｆ８　
　、ｆｌｌをへて、次の命令■を着目するに至る。

（５）命令■に着目して、処理ｆ、によるシミュレーシ
ョンが行われる。そして処理ｆ２によって空き状態が調
べられる。このとき第１０図ｆＡ＋図示の如く、命令■
の実行前に、パイプラインＰ２［ついてＸ８、パイプラ
インＰ、ＥついてＸ２、パイプラインＰ４についてＸ３
の空きが生じることが判る。しかし、リンク２７に存在
する所の依存関係のない命令■または■を実行するにし
ては空きＸｌやＸ２の時間が小さい（処理’ｓ　　）。

このためルート「５」に入り、処理ｆ７　、ｆ８　、ｆ
Ｑをへて、次の命令■に着目するに至る。第１０図（Ｎ
は当該時点におけるシミュレーション時間図に対応して
いる。

（６）命令■に着目して、処理ｆ１によるシミュレーシ
ョンを行なう。そして処理ｆ２によって、第１０図（Ｎ
図示の如く、命令■の前に空きＸ４＋Ｘ５ｙＸ６がある
ことが判る。

（７）依存関係のない命令■が空きＸ、において実行可
能であることが確められる（処理ｉｓ　　）。

（８）　　この結果、命令■が空きＸ、をうめるために
前に移動され（処理ｆ４　）、当該命令■がリンク２７
から抹消されかつ当該命令■に依存関係をもつ命令■の
依存関係が抹消され（処理ｆ、）、当該命令■がリンク
２７にリンクされる。

（９）　　そして、ルート「４」をへて処理ｆｌＯに入
り、命令■に着目したまま、命令■を移動したことに伴
うシミュレーションの補正乞行う。第１１区間（Ｂ）　
（Ｃ１は当該時点におけるシミュレーション時間図に対
応【〜でいる。

（ＩＱＩ　　この状態において、第１１図（５）図示の
如く命令■の前に空きｘ４とＸ、とＸ６とが存在１．、
第１２図図示の如く、命令■が空きｘ６ｖＣあてはめら
れろ。第１２図（Ａｔ　ｆＢｌ　ｆＱはこの時点でのシ
ミュレーション時間図に対応している。

（１１）　　この状態において、第１２図ｆＡ１図示の
如く命令■の前に空きｘ４とＸ、とが存在するが、依存
関係をもたない福令■は命令■が終了しないと始動でき
ないことから、命令のが空きＸ４に入るとすると、第１
３図図示の如く、命令■に影響を与える。このために、
命令■の移動は行われない。

次の命令■が着目されることになる。

（１２１命令■に着目して、処理ｆ、によるシミュレー
ションが行われる。そして処理ｆ２によって、第１４図
（Ｎ図示の如く、命令■の前に空きＸ〕　。

Ｘ８　、Ｘ、があることが確められる（処理ｉｔ　）、
第１４図は当該時点のシミュレーション時間図に対応し
ている。

（１３）　　この結果、命令■が空きＸ７において実行
可能であることが確められ（処理ｔｓ　）、第１５図（
Ａ１図示の如く、命令のが移動される。

０ａ　　そして、これによってリンク２７上の命令がな
くなりかつ命令■が最後の命令であることから、処理は
終了する。

上記の如く処理が行われ、第７図（Ｂ１図示のシミュレ
ーション時間図は第１５図（Ｎ図示のそれに対応してい
る。

（Ｅｌ　　発明の詳細な説明した如く、本発明によれば、目的プログラム出力
部において最終的に目的プログラムを出力するに当って
、個々の命令の出力順を考慮して、最適化されｆ二目的
プログラムを出力することが可能となる。

【図面の簡単な説明】

第１図はベクトル命令に対応した処理を概念的に説明す
る説明図、第２図は本発明にいうベクトル処理プロセッ
サを有する処理システムの一実施例、第３図は本発明に
用いるコンノ（イラの一実施例構成、第４図はソース・
プログラムを中間コードに移してゆく態様を説明する説
明図、第５図はソース・プログラムをベクトル化してゆ
く態様を説明する説明図、第６図および第７図は本発明
による処理の概念を説明する説明図、第８図と第９図と
は一緒になって第３図図示の目的プログラム出力部にお
ける本発明に直接関連をもつ部分の一実施例フローチャ
ートナ構成するもの、第１０図ないし第１５図は本発明
による処理を例を挙げて説明する説明図を示ｆ１゜図中、１は主記憶装置、２はメモリ制御装置、３はベク
トル処理プロセッサ、４はチャネル・プロセッサ、５は
大記憶装置、９はベクトル・レジスタ、１０はマスク・
レジスタ、１１ないし１６は夫々パイプライン演讐部、
１７はソース・プログラム、１８はコンパイラ、１９は
目的プログラム、２０はソース解釈部、２１は記憶域割
付は部、２２はベクトル化部、２３は中間コード最適化
部、２４はレジスタ使用決定部、２５は目的プログラム
出力部を表わしている。特許出願人　富士通株式会社代理人弁理士　森　１）　　　寛（外１名）ｆｒｏ図（Ａ）（Ｆ５）　　　　　　　　　〆ｚｃ（Ｃ）すＩＩＩＸＩ（Ａ）（Ｃ） −ｔ　７４図（Ａ）（Ｃ）才ＩＳ図（Ａン（Ｃ）

Claims

【特許請求の範囲】

複数の並列演算部をそなえると共に複数個のレジスタを
少なくともそなえてベクトル命令を実行するベクトル処
理プロセッサに対して、与えられたソース・プログラム
から目的プログラムを生成して供給するコンパイラにお
いて、上記ソース・プログラムの文解釈な行って中間コ
ードに展開するソース解釈部、プログラム中に出現する
各種データに記憶域内番地を割り当てる記憶域割付は部
、プログラム中のループ構造を検出して並列実行可能部
分の認識を行いかつ上記中間コード変更を行うベクトル
化部、中間コードのレベルで上記ベクトル処理プロセッ
サを有効に利用するための最適化を施す中間コード最適
化部、中間コードに現われたデータに実際の資源を割当
てるレジスタ使用決定部、および目的プログラム出力部
をそなえてなり、更に上記目的プロクラム出力部は、与
えられた命令列から依存関係のない命令を抽出すると共
に、上記与えられた命令列中の命令について順次所定の
並列演算部を用いて尚該命令を実行するシミュレーショ
ンを行ない、上記依存関係のない命令を実行せしめるに
足る空き状態が所定の並列演算部に生じることが確めら
れた際に上記依存関係のな（・命令を上記空き状態の並
列演算部に割り付ける処理部をそなえ、命令実行順序を
変更せしめて最適化をはかるようにしたことを特徴とす
るベクトル命令のスケジューリング処理方式。