JPH0621993B2 - 命令再実行制御方式 - Google Patents
命令再実行制御方式Info
- Publication number
- JPH0621993B2 JPH0621993B2 JP60005668A JP566885A JPH0621993B2 JP H0621993 B2 JPH0621993 B2 JP H0621993B2 JP 60005668 A JP60005668 A JP 60005668A JP 566885 A JP566885 A JP 566885A JP H0621993 B2 JPH0621993 B2 JP H0621993B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- stack
- failure
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はパイプライン方式を用いた情報処理装置におけ
る命令再実行制御方式に関する。
る命令再実行制御方式に関する。
パイプライン方式の情報処理装置では、ある命令実行中
に障害が発生しても、すぐにその命令の処理を凍結する
ことはできず、後続の命令が実行されてしまう事があ
る。そこで命令が実行される時に、その命令により書き
換わる前の汎用レジスタ（ＧＰＲ）、浮動小数点レジス
タ（ＦＰＲ）やプログラム状態語（ＰＳＷ）を退避して
おき、障害発生時に、この退避しておいたデータを元の
レジスタに回復してから命令を再実行する方式がとられ
ている。この時のオーバーランした命令のサイクル数
は、障害が発生し、命令・演算制御部へ報告されてくる
時間により決まる。
に障害が発生しても、すぐにその命令の処理を凍結する
ことはできず、後続の命令が実行されてしまう事があ
る。そこで命令が実行される時に、その命令により書き
換わる前の汎用レジスタ（ＧＰＲ）、浮動小数点レジス
タ（ＦＰＲ）やプログラム状態語（ＰＳＷ）を退避して
おき、障害発生時に、この退避しておいたデータを元の
レジスタに回復してから命令を再実行する方式がとられ
ている。この時のオーバーランした命令のサイクル数
は、障害が発生し、命令・演算制御部へ報告されてくる
時間により決まる。
従来、実際に発生した障害部位によらず、一番報告の遅
いものに合わせて、常に一定サイクル数だけデータの回
復を行い、データが回復された命令を再実行している
（例えば特開昭５４−１０７６４５号公報）。従って障
害によっては、障害発生命令より前の命令を再実行する
ことがあり、これが再実行不可能な命令だった場合、再
実行失敗となり、再実行の成功率を下げ、装置の信頼性
を下げる要因の一つになっている。
いものに合わせて、常に一定サイクル数だけデータの回
復を行い、データが回復された命令を再実行している
（例えば特開昭５４−１０７６４５号公報）。従って障
害によっては、障害発生命令より前の命令を再実行する
ことがあり、これが再実行不可能な命令だった場合、再
実行失敗となり、再実行の成功率を下げ、装置の信頼性
を下げる要因の一つになっている。
本発明の目的は、障害発生部位に応じてデータの回復を
行う命令再実行制御方式を提供することにある。
行う命令再実行制御方式を提供することにある。
本発明は、障害発生命令を必ず再実行するための制御を
回復するサイクル数を一定値として、障害発生部位に応
じて退避データスタックのポインタを操作して回復を行
う。
回復するサイクル数を一定値として、障害発生部位に応
じて退避データスタックのポインタを操作して回復を行
う。
第２図は情報処理装置のストレージ制御部１および命令
実行部２の概略構成図を示す。命令の第２オペランドが
主記憶を参照する命令では、オペランドはバッファトレ
ージ（ＢＳ）１１から読出され、フェッチデータレジス
タ（ＦＤＲ）１２にセットされる。次に命令実行時に命
令実行部のワークレジスタＡ（ＷＡＲ）２２にセットさ
れ、演算器２４による演算結果がワークレジスタＣ（Ｗ
ＣＲ）２５にセットされ、汎用レジスタ（ＧＰＲ）２１
に書き込まれる。パイプライン方式の情報処理装置で
は、上記のＢＳ読出し、ＷＡＲセット、演算、ＧＰＲ書
込み等が１サイクルピッチに実行できるために、各動作
がオーバーラップしている。
実行部２の概略構成図を示す。命令の第２オペランドが
主記憶を参照する命令では、オペランドはバッファトレ
ージ（ＢＳ）１１から読出され、フェッチデータレジス
タ（ＦＤＲ）１２にセットされる。次に命令実行時に命
令実行部のワークレジスタＡ（ＷＡＲ）２２にセットさ
れ、演算器２４による演算結果がワークレジスタＣ（Ｗ
ＣＲ）２５にセットされ、汎用レジスタ（ＧＰＲ）２１
に書き込まれる。パイプライン方式の情報処理装置で
は、上記のＢＳ読出し、ＷＡＲセット、演算、ＧＰＲ書
込み等が１サイクルピッチに実行できるために、各動作
がオーバーラップしている。
本発明の理解を容易にするため、まず第３図にパイプラ
インのタイムチャートを示す。第３図はまた障害発生時
のタイムチャートも含んでいる。ＦＤＲ，ＷＡＲ，ＷＣ
Ｒはそれぞれ第２図のＦＤＲ１２，ＷＡＲ２２，ＷＣＲ
２５を示し、ＦＤＲＣＫ，ＷＡＲＣＫ，ＷＣＲＣＫは対
応するレジスタのチエックラッチで、障害を検出するこ
とによりセットされる。ＥＸＢ信号は演算許可信号で、
オペランドがＷＡＲ等にセットアップされ、実行準備が
整った時に発行される。従ってこのＥＸＢ信号を抑止す
ると、演算は実行されないため、障害発生時はＥＸＢ信
号を抑止することになり、命令実行を一担停止し、命令
を再実行するための処理を行う。第３図の各命令１〜４
のうち、命令１は２サイクル命令で１−１および１−２
から成る。命令２〜４は１サイクル命令で２−１，３−
１，４−１から成る。各命令は命令の最初で障害が発生
した時のために回復すべきデータ（ＧＰＲ書込み前のデ
ータ）および回復先を示すリトライ（ＲＴＹ）コード
（Ｒ−Ａ，Ｒ−Ｂ等）を指定し、退避スタック（ＭＣＤ
Ｒ０−３）に格納する。その時のインポインタはＭＣＤ
ＩＰで示される。第３図ではスタック数を４本としてい
る。ＴＲＣ０−３は障害が発生した時に実行していた命
令をトレースするスタックで、各サイクルのＭＣＤＩＰ
Ｄ（ＭＣＤＩＰのディレイラッイ）をトレースしてお
り、障害発生時には、スタックはホールドされる。
インのタイムチャートを示す。第３図はまた障害発生時
のタイムチャートも含んでいる。ＦＤＲ，ＷＡＲ，ＷＣ
Ｒはそれぞれ第２図のＦＤＲ１２，ＷＡＲ２２，ＷＣＲ
２５を示し、ＦＤＲＣＫ，ＷＡＲＣＫ，ＷＣＲＣＫは対
応するレジスタのチエックラッチで、障害を検出するこ
とによりセットされる。ＥＸＢ信号は演算許可信号で、
オペランドがＷＡＲ等にセットアップされ、実行準備が
整った時に発行される。従ってこのＥＸＢ信号を抑止す
ると、演算は実行されないため、障害発生時はＥＸＢ信
号を抑止することになり、命令実行を一担停止し、命令
を再実行するための処理を行う。第３図の各命令１〜４
のうち、命令１は２サイクル命令で１−１および１−２
から成る。命令２〜４は１サイクル命令で２−１，３−
１，４−１から成る。各命令は命令の最初で障害が発生
した時のために回復すべきデータ（ＧＰＲ書込み前のデ
ータ）および回復先を示すリトライ（ＲＴＹ）コード
（Ｒ−Ａ，Ｒ−Ｂ等）を指定し、退避スタック（ＭＣＤ
Ｒ０−３）に格納する。その時のインポインタはＭＣＤ
ＩＰで示される。第３図ではスタック数を４本としてい
る。ＴＲＣ０−３は障害が発生した時に実行していた命
令をトレースするスタックで、各サイクルのＭＣＤＩＰ
Ｄ（ＭＣＤＩＰのディレイラッイ）をトレースしてお
り、障害発生時には、スタックはホールドされる。
第４図にこの機構を実現する具体例を示す。各命令の実
行開始サイクルにおいてリトライコードを指定すること
により、その命令により変更されるＧＰＲやＥＰＲの変
更前データおよびそのレジスタ番号、リトライコードが
レジスタＳＩＲ１０１から退避スタックインポインタＭ
ＣＤＩＰ１０２で示された退避スタックＭＣＤＲ（ｉ）
（ｉはＭＣＤＩＰ１０２で示されるスタックの番号）１
０３にセットされる。次にインポインタＭＣＤＩＰの値
が＋１されると同時に、以前の値がインポインタディレ
イラッチＭＣＤＩＰＤ１０４にセットされる。このＭＣ
ＤＩＰＤ（現在使用されているＭＣＤＲ番号）がスタッ
クＴＲＣ（０−３）１０６のインポインタＴＲＩＰ１０
５で示されるスタックＴＲＣ（ｉ）にセットされること
により、第４図は４サイクル間実行命令をトレースして
いる。このトレースは情報処理装置で障害が発生するま
で行われ、障害発生時にはホールドされる。この制御信
号がＭＣＰＦＲＺ信号で、障害が発生したことにより、
凍結信号であるＭＣＰＦＲＺ信号が１となり、ＴＲＣ
（ｉ）、ＴＲＩＰがホールドされる。
行開始サイクルにおいてリトライコードを指定すること
により、その命令により変更されるＧＰＲやＥＰＲの変
更前データおよびそのレジスタ番号、リトライコードが
レジスタＳＩＲ１０１から退避スタックインポインタＭ
ＣＤＩＰ１０２で示された退避スタックＭＣＤＲ（ｉ）
（ｉはＭＣＤＩＰ１０２で示されるスタックの番号）１
０３にセットされる。次にインポインタＭＣＤＩＰの値
が＋１されると同時に、以前の値がインポインタディレ
イラッチＭＣＤＩＰＤ１０４にセットされる。このＭＣ
ＤＩＰＤ（現在使用されているＭＣＤＲ番号）がスタッ
クＴＲＣ（０−３）１０６のインポインタＴＲＩＰ１０
５で示されるスタックＴＲＣ（ｉ）にセットされること
により、第４図は４サイクル間実行命令をトレースして
いる。このトレースは情報処理装置で障害が発生するま
で行われ、障害発生時にはホールドされる。この制御信
号がＭＣＰＦＲＺ信号で、障害が発生したことにより、
凍結信号であるＭＣＰＦＲＺ信号が１となり、ＴＲＣ
（ｉ）、ＴＲＩＰがホールドされる。
第３図に示すごとく、退避スタックインポインタＭＣＤ
ＩＰ１０２は各命令の実行準備が整う毎に＋１にされる
が、その時にＭＣＤＩＰ１０２が示すＭＣＤＲ（ｉ）に
退避データが退避される。第３図ではＲ−Ａ，Ｒ−Ｂ等
で示している。ＴＲＩＰ１０５は凍結信号ＭＣＰＦＲＺ
がなければ各サイクル毎に＋１されており、ＭＣＤＩＰ
１０４が持つ値を、ＴＲＩＰ１０５が示すスタックＴＲ
Ｃ（ｉ）１０６にセットする。
ＩＰ１０２は各命令の実行準備が整う毎に＋１にされる
が、その時にＭＣＤＩＰ１０２が示すＭＣＤＲ（ｉ）に
退避データが退避される。第３図ではＲ−Ａ，Ｒ−Ｂ等
で示している。ＴＲＩＰ１０５は凍結信号ＭＣＰＦＲＺ
がなければ各サイクル毎に＋１されており、ＭＣＤＩＰ
１０４が持つ値を、ＴＲＩＰ１０５が示すスタックＴＲ
Ｃ（ｉ）１０６にセットする。
ＦＤＲ、ＷＡＲ、あるいはＷＣＲのいずれかで障害が発
生すると、対応するＦＤＲＣＫ，ＷＡＲＣＫあるいはＷ
ＣＲＣＫがセットされ、凍結信号ＭＣＰＦＲＺがセット
され、破線で示す命令５を実行するＥＸＢが止められ
る。ホールドされたＴＲＩＰ、ＴＲＣ（ｉ）によりデー
タの回復を行う。ＭＣＰＳ１０７は障害発生時より遡る
サイクル数を示し、障害発生時にホールドされたＴＲＩ
Ｐから減算することにより、障害発生時点から４サイク
ル以内に実行されていた命令のトレーススタックのアウ
トポインタＴＲＯＰ１０８が求まり、このＴＲＯＰによ
り示されるＴＲＣ（ｉ）の内容により、その時点で実行
されていた命令の退避データ先を示すＭＣＤＯＰ１０９
が求まる。このＭＣＤＯＰにより、ＧＰＲ，ＦＰＲ回復
データ、回復レジスタ番号、回復先を読出し、ＳＯＲ１
１０にセットする。このＳＯＲを使用して、データの回
復を行い、障害発生以前の状態に処理装置をもどし、再
実行し直す。
生すると、対応するＦＤＲＣＫ，ＷＡＲＣＫあるいはＷ
ＣＲＣＫがセットされ、凍結信号ＭＣＰＦＲＺがセット
され、破線で示す命令５を実行するＥＸＢが止められ
る。ホールドされたＴＲＩＰ、ＴＲＣ（ｉ）によりデー
タの回復を行う。ＭＣＰＳ１０７は障害発生時より遡る
サイクル数を示し、障害発生時にホールドされたＴＲＩ
Ｐから減算することにより、障害発生時点から４サイク
ル以内に実行されていた命令のトレーススタックのアウ
トポインタＴＲＯＰ１０８が求まり、このＴＲＯＰによ
り示されるＴＲＣ（ｉ）の内容により、その時点で実行
されていた命令の退避データ先を示すＭＣＤＯＰ１０９
が求まる。このＭＣＤＯＰにより、ＧＰＲ，ＦＰＲ回復
データ、回復レジスタ番号、回復先を読出し、ＳＯＲ１
１０にセットする。このＳＯＲを使用して、データの回
復を行い、障害発生以前の状態に処理装置をもどし、再
実行し直す。
従来の障害回復処理方式では、第３図で示される様に、
命令４によるＦＤＲＣＫ，命令３によるＷＡＲＣＫ、命
令２によるＷＣＲＣＫが同一タイミングで報告され、そ
のＦＲＺ信号によりＥＸＢ信号の抑止、ＴＲＩＰおよび
ＴＲＣのホールドを行っている。この方式では、ＦＲＺ
信号の要因が分からないため、一番遅く報告される障害
報告信号に合わせて、回復を行わなければならないた
め、第５図に示される様に回復処理ルーチンでは４サイ
クルを遡ると命令１までデータを回復し、再実行しなけ
ればならない。そのため回復処理中に回復不能な命令が
あると、実際に回復しなくとも良い命令まで回復するた
め命令再実行の成功率を下げる結果になる。即ち、ＭＣ
ＰＳは回復サイクル数４に等しく、毎サイクル０から３
まで更新される。ＴＲＩＰは１でホールドされており、
ＭＣＰＳが０のとき、ＴＲＯＰは１となり、ＴＲＣ(１)
の内容３がＭＣＤＯＰに読出され、その値３に対応する
ＭＣＤＲ（３）の内容（命令４の退避データ）がＳＯＲ
に読出される。以下順次ＭＣＰＳが更新される毎に命令
３，２，１の退避データが回復される。
命令４によるＦＤＲＣＫ，命令３によるＷＡＲＣＫ、命
令２によるＷＣＲＣＫが同一タイミングで報告され、そ
のＦＲＺ信号によりＥＸＢ信号の抑止、ＴＲＩＰおよび
ＴＲＣのホールドを行っている。この方式では、ＦＲＺ
信号の要因が分からないため、一番遅く報告される障害
報告信号に合わせて、回復を行わなければならないた
め、第５図に示される様に回復処理ルーチンでは４サイ
クルを遡ると命令１までデータを回復し、再実行しなけ
ればならない。そのため回復処理中に回復不能な命令が
あると、実際に回復しなくとも良い命令まで回復するた
め命令再実行の成功率を下げる結果になる。即ち、ＭＣ
ＰＳは回復サイクル数４に等しく、毎サイクル０から３
まで更新される。ＴＲＩＰは１でホールドされており、
ＭＣＰＳが０のとき、ＴＲＯＰは１となり、ＴＲＣ(１)
の内容３がＭＣＤＯＰに読出され、その値３に対応する
ＭＣＤＲ（３）の内容（命令４の退避データ）がＳＯＲ
に読出される。以下順次ＭＣＰＳが更新される毎に命令
３，２，１の退避データが回復される。
本発明の実施例では、上記の問題点を解決するために、
命令実行を抑止するＥＸＢＦＲＺ信号とトレーススタッ
クをホールドするＭＣＰＥＲＺ信号を分けたことを特徴
とする。つまりＥＸＢＦＲＺ信号は障害が発生するとす
ぐに命令実行を抑止し、ＭＣＰＦＲＺ信号は障害発生部
位によりディレイラッチを設け、ＴＲＣおよびＴＲＩＰ
のホールドを遅らせることにより回復処理を行った時に
常に障害発生命令の先頭まで回復するだけで、余分な回
復を行わない様にしている。
命令実行を抑止するＥＸＢＦＲＺ信号とトレーススタッ
クをホールドするＭＣＰＥＲＺ信号を分けたことを特徴
とする。つまりＥＸＢＦＲＺ信号は障害が発生するとす
ぐに命令実行を抑止し、ＭＣＰＦＲＺ信号は障害発生部
位によりディレイラッチを設け、ＴＲＣおよびＴＲＩＰ
のホールドを遅らせることにより回復処理を行った時に
常に障害発生命令の先頭まで回復するだけで、余分な回
復を行わない様にしている。
本発明の一実施例のタイムチャートを第６図に示す。第
６図ではＦＤＲＣＫに関して記述されているが、他の場
合も同様の制御で実現できる。第４図で示される様に凍
結信号ＦＲＺによるＥＸＢ信号抑止とＴＲＩＰおよびＴ
ＲＣのホールドを区別し、それぞれ凍結信号ＦＲＺを生
成し、ＴＲＩＰおよびＴＲＣの凍結信号ＭＣＰＦＲＺは
障害部位によりディレイを持たせ、障害発生命令の先頭
から命令の再実行ができる様に、ＴＲＩＰ，ＴＲＣホー
ルドを遅らせる。このＦＲＺ信号生成論理を第１図に示
す。第１図において、ラッチ中のＴ２，Ｔ３と示すのは
各命令ステージ中のタイミングを示し、例えば、ＦＤＲ
ＣＫはＦＲＺＤラッチ群の最初にＴ２でセットされ、以
後各ステージのタイミングＴ２毎に次のラッチにセット
され、３サイクル後のタイミングＴ３で凍結信号ＭＣＰ
ＦＲＺを出力する。
６図ではＦＤＲＣＫに関して記述されているが、他の場
合も同様の制御で実現できる。第４図で示される様に凍
結信号ＦＲＺによるＥＸＢ信号抑止とＴＲＩＰおよびＴ
ＲＣのホールドを区別し、それぞれ凍結信号ＦＲＺを生
成し、ＴＲＩＰおよびＴＲＣの凍結信号ＭＣＰＦＲＺは
障害部位によりディレイを持たせ、障害発生命令の先頭
から命令の再実行ができる様に、ＴＲＩＰ，ＴＲＣホー
ルドを遅らせる。このＦＲＺ信号生成論理を第１図に示
す。第１図において、ラッチ中のＴ２，Ｔ３と示すのは
各命令ステージ中のタイミングを示し、例えば、ＦＤＲ
ＣＫはＦＲＺＤラッチ群の最初にＴ２でセットされ、以
後各ステージのタイミングＴ２毎に次のラッチにセット
され、３サイクル後のタイミングＴ３で凍結信号ＭＣＰ
ＦＲＺを出力する。
ＦＤＲＣＫの場合には命令の実行が抑止されてから３サ
イクル後にＴＲＩＰがホールドされ、ＷＡＲＣＫでは２
サイクル後、ＷＣＲＣＫでは１サイクル後にホールドさ
れる。従ってＴＲＩＰのホールド時点から遡ると常に４
サイクル遡れば、その障害発生トリガとなるＥＸＢ信号
が障害回復処理の最終回復サイクルになるため、余分な
障害データを回復せずに、命令の再実行を行える。第６
図によると、ＦＤＲの障害の場合、ＴＲＣ（０）〜
（３）の全ては値３をホールドしている。
イクル後にＴＲＩＰがホールドされ、ＷＡＲＣＫでは２
サイクル後、ＷＣＲＣＫでは１サイクル後にホールドさ
れる。従ってＴＲＩＰのホールド時点から遡ると常に４
サイクル遡れば、その障害発生トリガとなるＥＸＢ信号
が障害回復処理の最終回復サイクルになるため、余分な
障害データを回復せずに、命令の再実行を行える。第６
図によると、ＦＤＲの障害の場合、ＴＲＣ（０）〜
（３）の全ては値３をホールドしている。
第７図は本発明の実施例による命令回復処理ルーチンの
タイムチャートを示している。本処理は第４図で示され
た構成で、第５図と同じ方式で行った回復処理である
が、ＴＲＩＰのホールドが遅れていることにより、４つ
のＴＲＣが全て３を示し、常に命令４に対応するＭＣＤ
Ｒ（３）のデータが回復されるだけで、余分な回復処理
は行われない。
タイムチャートを示している。本処理は第４図で示され
た構成で、第５図と同じ方式で行った回復処理である
が、ＴＲＩＰのホールドが遅れていることにより、４つ
のＴＲＣが全て３を示し、常に命令４に対応するＭＣＤ
Ｒ（３）のデータが回復されるだけで、余分な回復処理
は行われない。
本発明により、障害発生時の退避データの回復サイクル
数は一定のままで、ポインタを障害部位により制御する
ことにより、制御が簡単でかつ、再実行すべき命令を障
害発生命令とすることができ、装置の信頼性を高めるこ
とができる。
数は一定のままで、ポインタを障害部位により制御する
ことにより、制御が簡単でかつ、再実行すべき命令を障
害発生命令とすることができ、装置の信頼性を高めるこ
とができる。
第１図は本発明の一実施例による凍結信号生成のための
回路を示す図、第２図はパイプライン方式の情報処理装
置を説明するためのブロック図、第３図は従来の障害発
生時の動作を説明するタイムチャート、第４図はデータ
の退避および回復を行う回路を示す図、第５図は従来の
データ回復を説明するためのタイムチャート、第６図は
本発明の一実施例による障害発生による動作を説明する
タイムチャート、第７図は本発明の一実施例によるデー
タ回復を説明するためのタイムチャートである。 １０１……退避データ入力レジスタ、１０２……退避デ
ータスタックインポインタ、１０３……退避データスタ
ック、１０４……ＭＣＤＩＰのディレイラッチ、１０５
……トレーサスタックインポインタ、１０６……トレー
サスタック、１０７……障害データ回復ポインタ、１０
８……トレーサスタックアウトポインタ、１０９……退
避データスタックアウトポインタ、１１０……回復デー
タ出力レジスタ。
回路を示す図、第２図はパイプライン方式の情報処理装
置を説明するためのブロック図、第３図は従来の障害発
生時の動作を説明するタイムチャート、第４図はデータ
の退避および回復を行う回路を示す図、第５図は従来の
データ回復を説明するためのタイムチャート、第６図は
本発明の一実施例による障害発生による動作を説明する
タイムチャート、第７図は本発明の一実施例によるデー
タ回復を説明するためのタイムチャートである。 １０１……退避データ入力レジスタ、１０２……退避デ
ータスタックインポインタ、１０３……退避データスタ
ック、１０４……ＭＣＤＩＰのディレイラッチ、１０５
……トレーサスタックインポインタ、１０６……トレー
サスタック、１０７……障害データ回復ポインタ、１０
８……トレーサスタックアウトポインタ、１０９……退
避データスタックアウトポインタ、１１０……回復デー
タ出力レジスタ。
Claims (1)
- 【請求項１】パイプラインでオーバラップ処理される各
命令に対してその最初で障害が発生した時のための退避
データを保持する複数の退避データスタックと、サイク
ル毎に順番に指定され、退避データスタックの番号を保
持する複数のトレーススタックと、パイプラインの各ス
テージにおける障害を夫々検出する障害手段を有し、退
避データスタックの退避データを元のレジスタに回復し
て命令の再実行を行う命令再実行制御方式において、障
害を検出すると命令の実行を抑止する手段と、パイプラ
イン中の障害発生部位に応じてトレーススタックのホー
ルドを行うべきサイクルを命令実行抑止するサイクルか
ら遅らせる手段と、トレーススタックのホールド時点か
ら一定サイクル数遡って回復処理を行う手段を有するこ
とを特徴とする命令再実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005668A JPH0621993B2 (ja) | 1985-01-18 | 1985-01-18 | 命令再実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005668A JPH0621993B2 (ja) | 1985-01-18 | 1985-01-18 | 命令再実行制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166636A JPS61166636A (ja) | 1986-07-28 |
| JPH0621993B2 true JPH0621993B2 (ja) | 1994-03-23 |
Family
ID=11617479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005668A Expired - Lifetime JPH0621993B2 (ja) | 1985-01-18 | 1985-01-18 | 命令再実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621993B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398330A (en) | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729155A (en) * | 1980-07-29 | 1982-02-17 | Fujitsu Ltd | Error processing system |
| JPS6052457B2 (ja) * | 1980-07-29 | 1985-11-19 | 富士通株式会社 | 命令投入制御方式 |
| JPS59220844A (ja) * | 1983-05-27 | 1984-12-12 | Fujitsu Ltd | 命令再実行制御方式 |
-
1985
- 1985-01-18 JP JP60005668A patent/JPH0621993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166636A (ja) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5193158A (en) | Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths | |
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| US4703481A (en) | Method and apparatus for fault recovery within a computing system | |
| US3539996A (en) | Data processing machine function indicator | |
| JPS6353571B2 (ja) | ||
| JPH07219774A (ja) | データ処理装置および例外処理方法 | |
| US5875346A (en) | System for restoring register data in a pipelined data processing system using latch feedback assemblies | |
| JPS6218057B2 (ja) | ||
| US5793944A (en) | System for restoring register data in a pipelined data processing system using register file save/restore mechanism | |
| JPH06161745A (ja) | データ処理装置の検証方法及び装置 | |
| US4559596A (en) | History memory control system | |
| JPH0621993B2 (ja) | 命令再実行制御方式 | |
| Bashkow et al. | A programming system for detection and diagnosis of machine malfunctions | |
| US8560924B2 (en) | Register file soft error recovery | |
| EP0212132A1 (en) | Method and digital computer for recovering from errors | |
| EP0113982B1 (en) | A data processing system | |
| JPH0644238B2 (ja) | 命令再実行制御方法 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JPS5856141B2 (ja) | 情報処理装置の障害処理方式 | |
| JPH11327940A (ja) | 命令再実行制御方式 | |
| USRE27485E (en) | Ls ec sdr | |
| JPH04181331A (ja) | 命令リトライ方式 | |
| JP2793396B2 (ja) | 電子計算機の演算ステータス保持装置 | |
| JP2793386B2 (ja) | 電子計算機の演算エラー情報保持装置 | |
| JPS58114251A (ja) | デ−タ処理装置 |