JPS5856141B2 - 情報処理装置の障害処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は先行制御方式をとる情報処理装置において、先
行制御に係るハードウェア障害が発生した場合の処理方
式ｔこ関するものである。

大型の情報処理装置では第１図に示すように、各命＋
Ｉ−０〜Ｉ−６の処理ステージすなわちデコードステー
ジＤ１アドレス修飾（アドレス変換も含む）ステージＡ
１ オペランドフェッチステージ０１実行ステージＥな
どをオーバーラツプさせて、複数の命令を並行（こ処理
することをこより、実質的に命令の処理速度の向上をは
かっている。

これを先行制御方式あるいはパイプライン制量方式と呼
んでいる。

今、この先行制御方式をとる情報処理装置において、先
行制御に係るハードウェアの障害が発生したとする。

第２図はこの場合の従来の障害処理を説明するための図
で、オペランドフェッチステージで使用するハードウェ
アの障害が「×」印の時点で発生した場合、以後、斜線
で示す領域のステージ処理が抑止されることを示してい
る。

すなわち、従来は先行制御に係るハードウェアの障害が
発生すると、各パイプラインＰＯ〜Ｐ−３やステージの
状況の如何（こか＼わらず一律にハードウェアの状態を
凍結し、障害制御の容易なステージ（一般にはＥステー
ジ）の障害としてソフトウェアに報告していた。

しかし、これには次のような問題がある。

（１）障害を起こした命令等、障害状況の切り分けが困
難である。

例えば第２図の場合、本来は■３の命令の障害とすべき
ところが■−１の命令の障害とされてしまう。

（２）通常、障害が発生すると命令の再実行が行われる
が、該再実行が意味をなさない場合がある。

すなわち、第２図の例において、Ｉ−１の命令を再実行
しても意味がない。

また、たまたま■−１のＥステージが再実行不能である
と、本来の状況（再実行可能）とは無関係に、発生した
障害が再実行不能として報告されてしまう。

（３） （２）の問題点を解決するため、先行制御に
係る障害発生直後、一時的に先行制御を無効として命令
の読み出しから改めて行うという方法も考えられるが、
その場合、動作としては先行制御をバイパスするので障
害が再現しない可能性もあり、障害の真因をつきとめる
のに困難が生じる。

本発明の目的は、先行制御方式をとる情報処理装置にお
いて、障害発生状況の分解能を高め、障害の真の原因の
追求を容易にし、再実行の可能性を上げること（こある
。

簡単に云えば、本発明は先行制御に係るハードウェアの
障害が発生すると、該当パイプラインおよびそれより若
いステージにあるパイプラインの動作を凍結し、エラー
状態にあるレジスタの内容を退避レジスタに退避し、そ
のレジスタの他のパイプラインの命令による使用を許可
した上で、四分より先のステージにあるパイプラインの
動作を続行、完了させ、その後、ログアウト、命令再実
行、ソフトウェアへの割込み等の障害処理を行うことを
特徴とするものである。

以下、実施例により本発明の内容を詳細に説明する。

第３図は本発明の一実施例のブロック図である。

図において、１０〜２１はパイプラインの各ステージＤ
−Ｅに対応して用意されたステージ状態レジスタで、こ
れらは、主として命令語読出しのデータバスである■一
パス９からの情報をそのまま、または加工して保持する
部分１０，１３，１６゜１９と、命令アドレスの一部や
再実行ステータスを保持する部分１１，１４，１７，２
０と、そのステージを所有しているパイプラインのＩＤ
（標識）を保持する部分１２，１５，１８，２１から威
り、原則としてそのまま、或は若干更新しながら、ステ
ージＤ（デコード）→ステージＡ（アドレス修飾）→ス
テージ０（オペランドフェッチ）→ステージＥ（命令実
行）のよう］こ内容が移されて行く。

１は汎用レジスタ群などの一つのレジスタ（レジスタｉ
とする）、２はレジスタ１の内容をチェックするチェッ
ク回路である。

３はチェック回路２およびその他の各種障害チェックの
結果を保持するチェックレジスタ、４はチェックレジス
タ３の各ビットを論理和して障害の発生を出力するＯＲ
回路、５は各ステージ状態レジスタの遷移状態や退避レ
ジスタへの退避を制御する制御回路、６は制御回路５の
制御のもとに、障害の発見されたレジスタ（例えばレジ
スタｉ）の内容を検査用冗長ビット（一般にはパリティ
ビット）を含めて退避、保持する退避レジスタである。

７はデータの人力バス（■−バス）、８は同じく出力ハ
ス（Ｏ−バス）である。

２２は先行制御に係る各種（例えばソース、デスティネ
ーション等）のデコード信号発生回路、２３はエンコー
ド信号発生回路である。

第４図はパイプライン３のステージＡで障害が発生した
場合の本発明によるステージ抑止制御を示したものであ
り、第２図と同じく「×」印は障害発生時点、斜線部分
が抑止されるステージである。

以下、第４図を参照して第３図の動作を説明する。

さて、先行制御のステージＡの制御によって動いている
レジスタ（レジスタｉ）１にパリティエラーが検出され
たとする。

このエラーの存在はチェックレジスタ、３に表示され、
これがＯＲ回路４を通してエンコード信号発生回路２３
に与えられ、該エラーが発生した時にレジスタ１をセッ
トしたソース情報（ステージ名）がエンコードされる。

このエンコードされたソース情報（ステージＡ）は障害
制御回路５に与えられる。

一方、ＯＲ回路４の出力は上記エンコード信号発生回路
２３と＼もに障害制御回路５へも与えられている。

すなわち、障害制御回路５はＯＲ回路の出力により障害
が発生したことを知り、又、それがどのステージ（ステ
ージＡ）で発生したかをエンコード信号発生回路２３か
らのエンコード信号で認識する。

その結果、障害制御回路５はステージＡ、Ｄの動作を凍
結し、ステージＩ））Ａ、Ａ−＋０ 、Ｅ−）Ｄの遷移
を抑止する。

同時に、必要ならば余分のブレークインサイクルの助け
を借りて、レジスタ１の内容をパリティビットも含めて
退避レジスタ６に退避する。

一般に、データ構造（こ属するレジスタ１の動作は凍結
せず、もし他のソース（ステージＯまたはＥ）からセッ
ト指示があれば、その指示通りに動かす必要がある。

これは障害を起こしたステージより後にあるＯやＥのス
テージの動作の正常な続行を保証するために必要なこと
である。

退避レジスタ６は、その時障害を起こしたレジスタ１の
内容が失われることを防ぐ目的で設けたものである。

本例では、退避レジスタ６を１個だけ示したが、緩衝記
憶装置のデータレジスタ、アドレスレジスタのように、
後続ステージの動作によって内容が破壊される可能性の
あるレジスタを必要なだけ退避させるように退避レジス
タを設けることは容易に可能である。

このようにして障害の発生したパイプラインＰ−３より
先に進んでいるパイプライン（すなわち、障害発生時、
ステージ０ 、 Ｅ＃こあったパイプラインＰ−ｔ、ｐ
−２）の動作が各々の命令の区切りまで進行し終ると、
そこで次のＥステージの代りに、障害処理のステージを
起こし、障害処理を行う。

障害処理の内容は、退避レジスタ６の内容を（パリティ
ビットも情報ビットとして）出力バス８を通してログア
ウトすることを除けば、通常知られている障害処理、す
なわち、ハードウェアの一時的な凍結、ログアウト、障
害の解析、障害情報の編集、再実行、ソフトウェアへの
割込み、通常動作モードへの復帰などである。

この場合、ステージ状態レジスタの第２部分１１，１４
，１７゜２０に保持しておく再実行状態情報は、再実行
ｌこ必要な判断ｌこ役立ち、また退避レジスタ６のログ
アウトは、障害発生時の正確な情報を伝えるのに役立つ
。

以上説明したように、本発明によれば、先行制御方式を
とる情報処理装置において、先行側（財）の下に動作し
ているハードウェアの障害が発生した時、そのステージ
を認識して、それ自身およびそれ以前のステージの動作
を凍結し、それより後のステージの動作を完了させてか
ら障害処理を行うため、障害発生状況の保存が正しく行
われること、障害発生状況の分解能が上り、したがって
障害の真の原因の追求が容易となること、更に再実行成
功の可能性が高まること、等の効果が得られる。

【図面の簡単な説明】

第１図は先行制御のステージ動作を説明する図。 第２図は障害発生時のステージ制御の従来技術を説明す
る図、第３図は本発明の一実施例のブロック図、第４図
は本発明による障害発生時のステージ制御を説明する図
である。 １・・・・・・レジスタ、２・・・・・・チェック回路
、３・・・・・・チェックレジスタ、４・・・・・・Ｏ
Ｒ回路、５・・・・・・障害制御回路、６・・・・・・
退避レジスタ、１０−２１・・・・・ステージ状態レジ
スタ、２２・・・・・デコード信号発生回路、２３・・
・・・・エンコード信号発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 各命令の処理ステージをオーバーラツプさせ、複数
   の命令を並行に処理する先行制御形式の情報処理装置に
   おいて、先行制御に係るハードウェア障害が発生した時
   、そのハードウェア動作を制御していた処理ステージお
   よび該処理ステージの処理より前に属する処理を行う処
   理ステージの動作を一時的（こ凍結し、且つ、前記処理
   ステージの処理より後に属する処理を行う処理ステージ
   については障害発生命令に先行する命令の処理を正常に
   完了させた後、障害処理を行うことを特徴とする情報処
   理装置の障害処理方式。 ２、特許請求の範囲第１項記載の障害処理方式において
   、障害発生処理ステージより後に属する処理を行う処理
   ステージの動作（こよってその内容が破壊される可能性
   のあるレジスタ類の内容を、障害発生時に退避レジスタ
   に退避することを特徴とする情報処理装置の障害処理方
   式。