JPS58114251A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発＃ｉ４は再試行方式を用い走データ処理装置、さら
に詳しくいえばハードウェアの間歇故障時、複数の命令
に遡って命令を再実行するデータ処理装置に関する。

情報処理システムの高信頼化の問題は常に情報処理装置
設計の重ｌＩな目標となっている。情報処理システムの
高儒ｌｌ１ｆ設計にはできるだけ誤〉発生要因を除去す
る設計方法と、誤りが発生してもその誤）によゐ影響を
最小限に留めゐ設計方法がある。稜看の設計方法の１′
）Ｋ１６１１１手段の処理実行中に＃ｊ）を検出し処理
を継続で自ない時に１回ないし複数回該処理を再実行す
る再試行技術がある。仁の再試行は誤りの多くが一時的
なもので再試行することにより救済される誤ｐが多いこ
とから、近年の情報処理システムでは重要視されている
技術である。

しかしながら、再試行はＷＡ６発生時にむやみに行なう
仁とはできず処理実行前のハードウェア状態に戻せる場
合にだけ可能である。し九がって、再試行の設計では再
試行て自る割合、すなわち再試行可能率を向上させゐこ
とが重要となる。

従来、再試行可能率を向上させる手段として、命令の処
理開始前に必要なレジスタ、あるいはメモリ内容を退避
する方法、あ石いはハードウェアの状態変化を命令処理
サイクル中のできるだけ後段で行なう方法等が採られて
いた。しかるに、従来実施されてきた再試行可能率向上
化の手段は、ｌりの命令に閉じて行なうために自ずから
ＩＩＪＩＩＬがあった。すなわち、命令サイクル中にハ
ードウェアの状態を変化させてしまった彼の！ＩＫ対し
ては、ハードウェアを元の状態に回復できないことから
再試行が実施できないという欠点があつえ。

前記欠点を解決すゐ一方法として、最近複数命令にわた
って再試行できる技術が提案されている。

特公昭５３−１１１８１、発明の名称１データ処理シス
テムＩに示されているシステムは主記憶装置への書込み
に先立って元の内容を退避し、誤り発生時に退避した内
容で元の状態に戻して再試行するものである。このシス
テムは従来接衝の欠点を除去した優れた技術を示してい
る。前記システムでは主記憶装置の元の内容を退避する
のにストアインバッファ方式緩衝記憶装置（なお前記シ
ステムでは小容量高速記憶装置と呼んでいる）の特徴を
利用しえものである。すなわち、主、記憶装置にデータ
を書込む際に必ず主記憶装置の元のデータを緩衝記憶装
置に取込んでから緩衝記憶装置だけに書込むといストア
インバッファ方式を利用した４のである。

し九がって、前記システムはストアインバッファ方式の
緩衝記憶装置を有する情報処理装置だけしか適用てきず
、他の方式であるストアスル一方式、すなわちデータの
書込み時、緩衝記憶装置に該当データが取込まれていれ
ば緩衝記憶装置と主記憶装置に書込み、取込まれていな
ければ主記憶装置だけに書込むという方式を採用してい
る情報処理装置には適用できないという欠点が６つえ。

また勅記システム社緩衝記憶装置を有しない情報処理装
置には大幅な佳能低下を招くという理由で適用できない
という欠点があった。

一方、ストアインバッファ方式は前に説明したように、
緩衝記憶装置の内容と主記憶装置の内容に不一致が生じ
る方式であるため緩衝記憶１１電に固定的な故障が発生
した際、緩衝記憶装置の一部また社会てを切離して縮退
運転できずシステムダウンとなる別の信頼度上の欠点を
持っている。これに反して、ストアスル一方式は常に緩
衝記憶装置と主記憶装置の内容が一致している丸め、緩
衝記憶装置に固定故障があってもシステムダウンさせず
に縮退運転でき、ストアインバッファ方式より信ｌ＃度
上優れた利点を有し“ている。

本発明の目的は、主記憶装置に書込む際に元の内容を退
避するという方法を採らず、主記憶装置から読出した時
にその内容を退避するという方法を採ることによシ前記
欠点を除去したデータ処理ｉ！ｉｔを提供することにあ
る。さらに詳しくいえばストアインバッファ方式だけで
なくストアスル一方式のａＳ記憶装置を有する情報処理
装置で４複数命令にわたって高再試行可能率の再試行を
可能にしたデータ処理装置を提供することにある。まえ
、緩衝ｌ［２ｔ！装置を有しない情報処理装置で４性能
を落すことなく再試行を可能にし九データ処理ａｔを提
供することにある。

前記目的を達成するために、本発明によるデータ処理装
置は、命令とオペランドデータを記憶する記憶装置と、
命令アドレスカウンタと命令デコーダを含み、前記記憶
装置に接続された命令制御装置と、前記命令制御装置に
応答し、かつ前記記憶装置のオペランドデータを読出し
または書込みを行なうために前記記憶ｆ！電と接続され
、命令の実行に必要１ｗ数のレジスタを含む実行制御装
置と、前記記憶装置と前記命令制御装置と前記実行制御
装置に関係して設は）られ、命令の処理中に複数の正規
状態を指示する正規状態指示装習と複数の異常状態を検
出する異常状態検出装置とを含む正規状態指示および異
常状態検出装置と、前記記憶装置との間で転送路を有す
る退避記憶装置と、前記実行制御装置に含まれ為複数の
レジスタとの間で転送路を有する退避レジスタと、前記
命令アドレスカウンタとの間で転送路を有する退避命令
アドレスカウンタと、前記正規状態指示装置によって任
意の正規状態が指示され、かつその指示の際にデコード
されていた最後の命令の実行が完了されたことに応答し
て、前記最後の命令の次の命令を指示すゐ前記命令アド
レスカウンタの内容を前記退避命令アドレスカウンタに
転送させるチェックポイント装置と、前記状の命令風ｉ
ｌへ前記記憶装置からオペランドデータを絖出す時にこ
のオペランドデー−を前記退避記憶装置へ転送する記憶
退避−］御装置と、前記状の命令以後に前記奥行制御装
置に含まれるレジスタから読出しが行なわれる時にこの
レジスタの内容を前記退避レジスタへ転送するレジスタ
退避制御装置と、前記異常検出装置によって任意の異常
状態が検出されたことに応答して、前記退避命令アドレ
スカウンタの内容を前記命令アドレスカウンタへ逆転送
するとともに、前記退避レジスタの内容を綻記実行制Ｎ
装置に含まれるレジスタに逆転送し、かり前記退避記憶
の内容を前記記憶装置に逆転送させゐ回復制御装置と、
前記異常状態検出装置によって任意の異常状態が検出さ
れえととに応答して前記回復装鍍の動作が完了す、＆ま
で、を九は前記正規状態指示鋏置によって任意の正規状
態が指示されたことに応答してそ’ｒｏｓＫデコードさ
れていた最後の命令の奥行が完了され、かつ前記デエツ
クボイントｆ装置の動作が完了されるまで、前記命令制
御装置の動作を禁止する禁止装置とから構成されている
。

本発明は主記憶装置からデータを読出す際Ｆｉ七の＠度
データを退避し、レジスタの内容を読出す際は一度だけ
読出しえ内容を退避しておけば、その後に主記憶験置上
の前記デー−や前記レジスタに書込みが行なわれても元
の内容に回復できるという原理に基づいている。本原理
を図面を参照して説明する。

第１図は２つの命令ジ−タンスを示し九図でレジスタを
Ｒ１，Ｒ２，・・Ｏ１主記憶装置上のオペランドデータ
をＯＰＩ、ＯＦ２．　　・・・と表わし、＆１〜ａ３．
ｂｌ〜ｂＳがそれぞれ１つの命令を示している。第１図
（ａ）　、　　（ｂ）　Ｆｌｌｌに命令シーケンスの実
行前のオペランドデーｐＯＰ１゜ＯＦ２．ＯＰｌ、ＯＦ
２がそれぞれ値１，２．Ｓ。

４、レジスタＲ１，Ｒ２，Ｒ３，Ｒ４の内容がそれぞれ
値１，２，３．４とした場合の各命令実行時の各オペラ
ンドデータ、各レジスタの内容を示している。貌１図（
ＩＬ）を参照すると各命令の実。

行でオペランドデータを読出す都度オペランドデータを
退避、すなわち命令ａ１ではＯＰｌ　（値１）、命令ａ
２でＦｉ、０ＰＥＣ値Ｓ）と０Ｐ４（値４）、命令ａＳ
では０ＰＳ（値７）を退避してかけば、命令ａ３の実行
中の異常状態検出時に退避したオペランドデータを逆に
主記憶装置に還元、すなわち０Ｐ３（値７）→０Ｐ４（
値４）→ＯＰ３　（値３）→ＯＰ１　（値ｌ）の順に主
記憶装置に書込むとオペランドデータＯＰＩ、ＯＰ３．
ＯＰ４はそれぞれ値１，１．’４とな〉命令ａ１から再
実行で自ることを示している。ここで、オペランドデー
タＯＰ２は値２に戻されずに再実行されるが動作上は問
題がない、これはオペランドデータは読出すむとなく単
に書込む場合は書込み前の元の内容を退避しなくても良
いことを示している。第１図＜ｂ＞を参照すると各命令
の実行でレジスタ読出時一度だけ退避、すなわち命令ｂ
１ではＲ１（値ｌ）、命令ｂ２ではＲ１Ｃ値３）とＲ４
（値４）を退避しておけば、命令ｂ３の実行中の異常状
態検出時に退避し九レジスタ内容で回復、すなわちＲ１
，Ｒ３，Ｒ４を値１，３．４に戻すと命令ｂ１から再実
行で亀ゐことを示している。レジスタＲ２の内容が元の
値に戻されなくても再実行が正しく行なわれることは第
１図（ａ）と同じである。図面を参照して２つの例を用
いて原理を説明したが、オペランドデータとレジスタ間
の演算命令やその他の命令シーケンスでも上記原理で良
いことは明らかである。

次に本発明を実態例を示す図面を参照して説明する。

第２図は本発明を用い九情報処理装置を図示したもので
あシ、命令とオペランドデータを格納する大容量の主記
憶装置１と、高速かつ比較的小容量の緩衝記憶装置２と
、命令をデコードし命令の先取シ制御を行なう命令制御
装置３七、命令を実行する実行制御装置４と、本発明の
主要な位置を占めゐ退避回復制御装置５と、命令実行中
の正規状態を退避する退避装置６とを含む。

緩衝記憶装置２Ｆｉ記憶部２２とブイレフ）　ＩＪ２１
とを含み、主記憶装Ｍ１とデータ線１ｍ。

１ｂで接続され、命令制御装置３および実行制御装置４
とデータ線２島、２ｂで接続されている。

命令制御装置１を命令先取シのために３エントリから成
る命令バッファ３１と、次に実行すべき命令の主配憶鋏
ｆｊ１１上の位置を示す命令カウンタｓｓと図には示し
ていないが命令をデコードする命令デコーダとを含み、
データ線３ａおよび７ａを介して奥行制御装置４と接続
されている。

実行制御装置４は各種演算に用いられる１６個の汎用レ
ジスタ４１と、オペランドデータアクセス時のアドレス
に用いられる８個のペースレジスタ４２と、科学演算用
の４個の科学演算レジスタ４ｓと、各種演算時の例外ｔ
マスクした〉演算結果のコンディジ璽ンコードを反映す
るステータスレジスタ４４と、図には示していないが並
列動作可能な複数の演算ユニットとを含む。各演算ユニ
ットはデータ線３ａおよびＴ１で転送されるデコード嘔
れ九命令にしたがい上記各レジスタ４１〜４４および主
記憶装置１に存在するオペランドデー−の処理を行なう
。

退避＊ｔｓＦｉ緩衝記憶装置２ｔたは主記憶装置１とデ
ータ線Ｓ　Ｏａ、　　Ｓ　Ｏｂを介してデータの退避回
復を行なう工ｓ６エントリから成る主記憶退避バッファ
・Ｏと、奥行制御装置４の汎用レジスタ４１とデータ１
５１ｍ、！＋１ｋｌを介してデータの退避回復を行なう
１６エントリから成る汎用退避レジスター１と、ペース
レジスタ４２とデータ線５２　ａ、　　Ｓ　２　ｂを介
してデータの退避回復を行なう８エントリから成るベー
ス退避レジスタ６２と、科学演算レジスタ４３とデータ
！Ｉ５３　ｍ。

Ｓ３ｂを介してデータの退避回復を行なう４エントリか
ら成る科学演算退避レジスタ６３と、ステータスレジス
タ４４とデータＭＳ４ａ、Ｓ４ｂを介してデータの退避
回復を行なうステータス退避レジスタ６４と、命令制御
装置３の命令カウンタ３５とデータ線５５ｍ、ｊｏｂを
介してデータの退避回復を行なう命令カウンタ退避レジ
スタ６５とを含む。また退避レジスタ６１，６２，６３
゜６４の各エントリには内容が退避されているか否かを
示す退避ビット６；１・１．　＠ｌ、、・３．１，６４
１を含む。さらに退避装置６は主記憶退避バッファ＠Ｏ
にアクセスする際の主記憶退避バッファ６０内エントリ
を指す退避バッファポインタ４ｉ＠とを含み、アドレス
＠＠　＠　ａで指示する。退避バックアポインタ６６は
信号線＠＠ｂ、＠＠ｃ、６６ｄを入力信号として持ち、
信号１１ｊｆＪ＠ｂによシ退避バッファポインタ６６の
内容がクリアされ、信号線１ｉ６Ｇおよび６６４で内容
が＋１まえは−１される。

退避回復制御装置ｓＦｉ命令制御装置３にある命令カウ
ンタ３ｓｔたは奥行制御装置４にある各レジスタ４１〜
４４の内容を退ｍａｍｓへ退避を指示する退避指示信号
線５１１ｍと、逆に退避装置６から上記命令カウンタｓ
ｓ！えは各レジスタ４１〜４４に回復を指示する回復指
示信号５ｓｓｂと、奥行制御装置４で保持している全て
の命令実行シーケンスの実行が完了したことを示す実行
制御装置４からの実行完了信号１１４５ｍと、実行制御
装置４て主記憶装置１からのデータを読出したことを通
知する主記憶読出信号線４０ｍと、汎用レジスタ４１．
ベースレジスタ４２．科学演算レジスタ４ｓおよびステ
ータスレジスタ４４かも読出しが行なわれえことを通知
する汎用レジスタ読出信号１１４１ｍ、ペースレジスタ
読出信号ａ４２ｍ。

科学演算レジスタ続出信号線４３＆およびステータスレ
ジスタ読出信号線４４ｍと、ＡＮＤ回路５０〜５５．５
７と、ＯＲ回路ｓ６と、ゲート５０１．５１１，５２１
，５３１，５４１゜５５１および５７０，５７１，５７
２，５７３゜５７４．５７５とを含む、ＡＮＤ回路５０
は退避指示信号線５１１ｍと主記憶読出信号１１４０ｍ
を入力に信号線Ｓａｃを出力として持ち、ゲート５０１
は信号線５０ｃをゲート信号としてデータ線５０ｍを制
御する。ＡＮＤ回路５１，５２゜５３．５４は一方の入
力として退避指示信号線Ｓｅｍを持ち、他方の入力とし
てそれぞれ各レジスタ読出信号線４１　ｍ、　　４２　
ｍ、　　４３　ｍ、　４４　ｍを持ち、出力としてそれ
ぞれ信号Ｍｉｌｅ、５２Ｃａ　　！！３＠、Ｓ４ｃを持
つ。ゲー）５１１゜５２１．５３１．５４１１１信号１
１１１＠、５２ｇ。

５３　ｃ、　　Ｓ　４　ｃをゲート信号としてデータ！
１５１ｍ、　　！！　１　ｍ、　　５３　ｍ、　　５４
　ｍを制御すゐ、ＡＮＤ回路５Ｓは退避指示信号線■１
と実行完了信号線４１ａを入力に信号線ｓｓ＠を出力と
して持ち、信号１１ＳＳｔは退避装置６の各退避レジス
タ＠１゜−２，Ｉｓ、＠ｌ）退避に’：、／）＠１１．
＠２１゜＠３１，１ｉ４１のクリアを指示する。ゲート
ＩＳ１は信号１１１ｓｅｔゲ一ト信号としてデータ線５
Ｓａを制御する。ＡＮＤ回路５Ｔは回復指示信号線Ｓ＠
ｂと実行制御装置４からの実行完了信号＠４５ｍを入力
に、信号１１５７ｇを出力として持つ、ゲー）！！７０
，５７１，５７２．ＳＴＹ。

＄７４．ＩＦＩＳＦｉ信号線ｓＴ＠をゲート信号として
それぞれデータ線Ｓ＠ｂ、！！ｌｋｌ、Ｓ２ｂ。

Ｓ　ｌ　ｂ、　　５４　ｂ、　　Ｓ　！ｉ　ｂｔｌｌｌ
ｌｌｉｌｔ、＆、　ＯＲ回ＭｓｓＦｉ退避指示信号ｌｓ
Ｓ　ｉｆ　ａと回復指示信号線■ｊを入力に信号線ｓ６
ｃを出力として持つ。

さらに第２図は命令制装置Ｍ３からのデコードされえ命
令を転送すゐデータ線３ａおよび７ｂを信号線Ｓ・・で
制御する禁止回路Ｔを含む。

第３ＷｊＡ１１第鵞図の実行制御装置４の汎用レジスタ
４１０周辺１路を詳細に示した図である。第８１１には
汎用レジスタ４１への書込みデータを保持する汎用書込
データレジスター１と汎用レジスタ４１からの読出デー
タを保持する汎用読出データレジスタｓ２と、書込時お
よび続出時の汎用レジスタ４１内のエントリを示す汎用
書込アドレスレジスタＩＩｓおよび汎用読出アドレスレ
ジスタ９４と、書込みデータおよび読出しデータを転送
するデータ線１１ｍおよび１１２ｍと、書込および続出
時の汎用レジスタ４１内エントリアドレスを転送するア
ドレス線１１３ｍおよび９４ｍと、汎用レジスタ４１に
対する書込（値１１りか読出（値１０りかを示す信号４
１！１ｓｔと・が示されている。

糖３図に示されているゲー）＠Ｓｔｉ信号線１５ｍが１
１１の時に汎用書込アドレスレジスタｓ３の出力を汎用
レジスタ４１に与え、％ＱＩの時に抑止させるゲートで
ある。

以上の構成により本実施例の説明を行なう前に緩衝配憶
装置２の動作について説明する。本実施例で用いている
緩衝記憶装置ズはストアスル一方式が採用されている。

ストアスルー、方式は主記憶装置１から命令あるいはオ
ペランドデータ読出時緩衝記憶装置２の記憶部２２に続
出データを取込んだ螢に命令制御装置３あるいは実行制
御装置４に転送し、そＯ後該轟データを絖出す時は主記
憶装置１から読出すことなく緩衝記憶装置２０記憶部２
２から読出す方式であり、書込時は骸当データが緩衝記
憶装！１ｔｔ２の記憶部２２に存在すれば配憶部２２と
主記憶装置１の内方に書込み、該蟲データが記憶部２２
になければ主記憶装置１だけに書込む方式である。スト
アスル一方式はストアインバッファ方式と対比して曳く
知られた接衝である。

次に第２図を参照して複数命令にま九がる命令再試行に
ついて概略を説明する。本発明にしたかつえ複数命令の
命令再試行は第２図の情報処理装置Ｏ既知の正規状態を
設定し、再試行の必要が生じた時に情報処ｍ装置がし既
知の正規状態へ復帰できるようにすることである。ここ
で、既知の正規状態を設定する時点を以下チェックポイ
ントと呼ぶ、チェツタポイン）ｔｉｌ１４には示してい
ないが以下のようＫして設定され、退避指示信号ｍ１ｓ
ｓａで退避回復制御Ｉｉｇ羨置装に通知される。

（１，外部装置に対する起動命令実行時や外部装置から
の割込みがあった時点） 例えば外部装置には第２図に示していないが周辺装置が
ある。外部装置に対し起動命令を実行すると外部装置に
よって主記憶装置′１のデータが変更されること等があ
り得、以前に設定されているチェックポイントの状態へ
復帰できないことがある。また外部装置からの割込みは
命令実行とは非同期に発生するため、以前のチェックポ
イントから命令再試行して４動作は保証されないことが
ある。したがって、この場合新たにチェックポイントを
再設定する必要がある。

（２主紀憶退避バツフア６０が満杯時５主紀憶退避バッ
ファ１ｉＯＩＩｉ本実施例では２ｓ６エントリしかない
。したがって本バッファを越えて主記憶装置１内データ
を退避することができないため、新たにチェックポイン
トを設定する必要がある。

（１命令制御装置３が予じめ設爺した値の数の命令をデ
コードした時） 上記１１１．　伐）の原因によるチェックポイント設定
がまれにしか生ぜず、チェックポイント相互間で多数の
命令が実行されると回復および再試行に多大の時間を必
要とする。この問題を除去する九め、以前のチェックポ
イント設定時から一定数の命令をデコードした時に新た
にチェックポイントを設定する。

チェックポイントで設定された正規状態への復帰する時
点、すなわち再試行が必要となるのは以下に示す異常が
発生した時であり、回復指示信号線Ｓｌｂで退避回復制
御装置Ｓに通知される。

（１，機械チェックを検出時） 各種障害によ）機械チェツタが発生し九場合、障害個所
摘出に必要な障害情報をログアウトし、システムをリセ
ットし死後に正規状１１に復帰する。障害の多くは間歇
的であｐ、再試行によ〉救済される確率が高いことによ
る。

（１供給されえ命令の書替がなされた時）命令制御装置
３が命令を先取シフエッチし、先行する命令が主記憶装
置１への書込みで該命令を書替えた時であシ、再度命令
フェッチが必要となる。

（３１周辺鋏装置の起動に対する応答の推定誤りを検出
し走時） 周辺装置に対する起動命令実行時、周辺装置からの応答
を推定し、以後の命令を先取り実行する。もし、起動命
令の実際の応答が推定した値と異なっていれば、前述し
たように起動命令実行時のチェックポイントから再実行
する必要がある。

再び第２図と第３図を参照して本実施例の詳細を説明す
る。

チェックポイントが設定されると退避指示信号線Ｓ＠ａ
を％１１にして退避回復制御装置Ｓへ通知される。退避
回復制御装置５は退避指示信号線Ｓｅｍが％ｌｌになる
とＯＲ回路！！６を介して信号Ｍｌ＠ｃに％１１を供給
し、禁止回路Ｔで命令制御ｖ＆１１１３からのデコード
された命令の供給を禁止させるように作用すゐ、Ｗｋ続
命令の供給が停止されると実行制御装置４にある図ＫＦ
ｉ示していないが複数の演算ユニットは以前に供給され
た命令による動作を完了するように動作し、全ての動作
が完了すると実行完了信号線４５ａを％Ｉｇにして、再
び退避回復制御装置５へ通知される。退避回復制御装置
ＳのＡＮＤ回路５ＳＦｉこの時点で２つの入力、即ち退
避指示信号ＩＩ　５　ｇ　ｍと実行完了信号１！４５ｍ
が１１１となることから出力の信号線５ｓ＠を％１１と
すゐ、信号線５５ζが％１１となるとゲート５５１で命
令カウンタ３５の内容をデータｌｌｌ５５畠で退避装置
６の命令カウンタ退避レジスタＩＩＳへ転送させるとと
もに、退避装置６にある汎用退避レジスタ＠１．ベース
退避レジスター２＃科学演算退避レジスタし３の各エン
トリの退避ビット８１１．＠２１．＠３１をクリアし、
ステータスレジスタ・４の退避ビット６４１をクリアし
、場らに退避バッファポインタ＠６をクリアすゐ。チェ
ツタポイントの設定は、信号線Ｓｓｃの％１１によゐ上
記動作がなされた時で完了する。チェックポイントの設
定が完了すると退避指示信号線Ｓｅｍおよび実行完了信
号＃４５ｍはと−に−Ｑｌとなシ、禁止回路１の命令供
給の禁止状態が解除され、再び命令制御１験置３から実
行制御装置４ヘテコードされ大命令の供給が開始もれる
。

次に、異常状態検出時にチェックポイントに復帰できる
ようにするための情報保存動作について説明する。実行
制御装置ＪＦｉ主記憶鋏置装に対し読出動作を指示する
と主記憶読出信号＠４０ｍと退避指示信号線５６亀を％
１Ｎにして退避回復制御ｉ！ｌ妓置装へ通知する。退避
回復制御装置５のＡＮＤ回路５０は入力の２つの信号線
４０１゜５８ｍが％１１であることから出力信号１１Ａ
ｓＯ＠を％１１にしてグー）５Ｇ”１を開く。主記憶装
蓋１からの続出データ線既に説明したように緩衝記憶装
置２を介して行なわれ、データ線２ａで実行制御装置４
に転送されるとともに、−主記憶装置１に対する読出ア
ドレス情報を付加してデータ線５０ａＫも送出される。

デー／１ＩｓＯａ上の読出データと読出アドレス情報は
グー）５０１が開かれているので退避装置６にある主記
憶退避バッファ＠ＯＯ退避バッファポインタ６６で指示
されたエントリに格納される。主記憶退避バッファ８０
へ格納後、退避バッファポインタ６６の内容は信号ｍｅ
　ｇ　ｃの指示により＋１される。

また、実行制ａ妓［４は汎用レジスタ４１を読出す場合
、汎用レジスータ読出信号線４１ｍと退避指示信号ｍｉ
ｓ＠ａを１１１にする。退避回復制御羨ｆＳＯＡＮＤ回
［５１ｔｄこのｚつＣ０８号１８４１ｍ、５６ｍの％Ｉ
ｇに応答して出力信号線５１ｃｔ’　１　’ＫＬ、てゲ
ートｓ１１を開く。ここで第３図を参照すると汎用レジ
スタ４１の続出動作にあたって汎用読出アドレスレジス
タ＠４に読出すべ！汎用レジスタ４１内エントリアドレ
スが設定され、汎用読出アドレスレジスタｓ４で示され
る汎用レジスタ４１のエントリの内容が汎用続出レジス
タ１２に続出されるとと４に、データＭＳ１ｍに送、出
されゐ、再び＠２図を参照すると、ゲートｓ１１は開か
れ良状態であ為丸め汎用レジスタ４１の内容は退避装置
６へ転送され、汎用退避レジスタ６１の別名するエント
リに格納され、図には示していないが同時に当該エント
リの退避ビット６１１が１１１に設定される。なお、既
に当該エントリの退避ビットが１１１の場合は汎用退避
レジスタ８１への格納は抑止される。実行制御装置４が
その他のレジスタ４２．ｉｓ、４４を読出す場合４−す
れぞれ退避装置６の各退避レジスタ６２、＠Ｓ、ｌｉ４
に退避されるが、汎用レジスタ４１の退避と動作は同じ
であるので説明は省略する。

次に、前述しえような異常状態を検出した時にチェック
ポイントの状態に復帰し、再試行させる動作について説
明する。異常状態が検出されると、回復指示信号線５６
ｂを％ｌＩにして退避回復制御装置Ｓへ通知される。退
避回復制御装置！！は回復指示信号線５６ｂが％ＩＩに
なるとＯＲ回路５ｓを介して信号１１１５＠ａに１１τ
を供給し、禁止回路Ｔで命令制御装置３からのデコード
された命令の供給を禁止させるように作用する。稜続命
令の供給が停止されると実行制御装置４にある、図には
示しでいない嘉複数の演算エニットは以前に供給嘔れ九
命令による動作を完了するように動作し、全ての動作が
完了すると実行完了信号線４５ｍを１１１にして再び退
避回復制御装置５へ通知される。退避回復制御装置５の
ＡＮＤ回路５ｙＦｉ、この時点で２つの入力、即ち回復
指示信号線ｓ６ｂと実行完了信号線４５ａが％１１とな
ることから、出力の信号線Ｓ７ｃを％ｌＩとする。

信号線５７ｇが１１１となると、ゲート５７５で退避装
置・の命令カウンタ退避レジスタ６５の内容をデータ線
５５ｂを介して命令制御装置３の命令カウンタ３Ｓへ転
送させる。また、ゲート５７１．５７２，５７３，５７
４で退避装置６の汎用退避レジスタ６１．ベース退避レ
ジスタ６２゜科学演算退避レジスタ６ｓ、ステータス退
避レジスタ６４の内容をそれぞれデータ＃Ｓ１ｂ、５２
ｂ、Ｓｏｂ、５４ｂを介して実行制御装置４の汎用レジ
スタ４１．ベースレジスタ４２．科学演算レジスタ４３
．ステータスレジスタ４４に転送される。この時、退避
レジスタ１１〜６４の各エントリで退避ビット力１％１
１のエントリだけがレジスタ４１〜４４の対応−するエ
ントリに転送される。

さらに信号線５７ｃが％ＩＩとなるとゲート５７５で退
避装置６の主記憶退避バッファ６０の内容がデータ線５
０ｂを介して主記憶装置１へ次のようにして転送される
。すなわち、退避バッファポインタ６６の内容で示され
る主記憶退避バッファ６０のエントリに格納されている
アドレスとデータで主配憶装置１に書込み、信号線６６
ｄで退避バッファポインタ６６を−ｌにした後に再び退
避バッファポインタ６６の内容で示され為主記憶退避バ
ッファ６０のエントリ内容で主記憶装置１に書込む。こ
のようにして退避バッファポインタ６６が０になるまで
順次主記憶退避バッファ６０のエントリ内容で主記憶装
装置１に書込む、ただし主＠ご憶退避バッファ６０の内
容を主記憶装置１に書込むに際し、同時に緩衝記憶装置
２に該当データがあれば同時に緩衝記憶装置２にも書込
まれる０以上の動作によシ退避装置６に退避された全て
の情報が命令制御装置３．実行制御装置４゜主記憶装置
１．および緩衝配憶装置２に還元されると再び通常の命
令実行動作が開始され、チェックポイントからの命令再
試行が行なわれる。

本発明には以上説明したようにチェックポイントを設定
後生記憶装置からデータを読出す際はその都度データを
退避し、レジスタの内容を読出す際は一縦だけ読出し九
内容を退避し、異常検出時に退避した内容で主記憶装置
オたはレジスタに還元するように構成することによｐ１
ストアインバッファ方式やストアスル一方式といった緩
衝記憶方式に依らずにチェックポイントからの命令再試
行が行なえるという効果がある。また緩衝記憶装置を有
しない装置に適用できるという効果もある。

【図面の簡単な説明】

第１図は本発明による装置の原理を示す図、第意図は本
発明による装置の実施例を示すブロック図、第３図は第
２図に示した実行制御装置の周辺回路の詳細を示すブロ
ック図である。 １ｅ・・主記憶装置　２・・・緩衝記憶装置３・・・命
令制御装置　４＠・・実行制御装置５・・・退避回復制
御装置 ６・・・退避装置　　　Ｔ・・・禁止回路２１・・・テ
ィレフトリ ２２＠・・記憶部 ３１・・・命令バッファ ３５・・・命令カウンタ ４１・・１汎用レジスタ ４２・・・ベースレジスタ ４３・・・科学演算レジスタ ４４・・・ステータスレジスタ ５０〜５５，５７・・・ＡＮＤ回路 ５６・・・ＯＲ回路 ６０・・・主記憶退避バッファ ６１・・・汎用退避レジスタ ＠２・拳・ベース退避レジスタ ６３参・・科学演算退避レジスタ ε４・・・ステータス退避レジネタ ６ｓ・・・命令カウンタ退避レジスタ ６６・・・退避バツファポインタ ６１１．６２１，６３１．１１４１・・・退避ビット９
１・・・汎用書込データレジスタ ー２拳・・汎用読出データレジスタ ９３・・・汎用書込アドレスレジスタ ｓ４・・・汎用読出アドレスレジスタ ５０１．５１１，５２１，５３１，５４１，５５１，５
７０〜５７５．Ｉｓ・Ｏ・ゲート １ａ、ｌｂ、２ａ、ｌ、３ｍ、７ｍ、５０ａ〜ｓｓｍ。 ５０に＋〜５５ｂ、９１ｍ、＠２ａ　　＠　＠　＠デー
タ線４０ａ〜４５ａ、Ｓｏｔ〜５７ｃ、６６ｂ、＠Ｂｅ
。 ６６櫨、ＩＳａ・・・信号線 ６６ａ、ｌｌ５ｍ、１４ａ　嗜・・アドレス線特許出願
人　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　連 片１図 （ａ） ０ □ 】 □ ”　　　ｊ 　　１ Ｐ＋　　ＯＦ２　０Ｐ３　０Ｐ４ １　　　２　　３　　４ １　　　　′３　　４ ７　　　７　　４ ≧＋　　　　Ｒ２Ｒ，Ｅ　　　Ｒ４ １２３４ １１ １１３４ １７４

Claims (1)

1. 【特許請求の範囲】 命令とオペランドデータを記憶する記憶装置と、命令ア
   ドレスカウンタと命令デコーダを含み、前記記憶装置に
   接続され九命令制御装置と、前記命令制御装置に応答し
   、かつ記憶装置のオペランドデー−を読出しまたは書込
   みを行なうために前記記憶装置と接続され、命令の実行
   に必要な複数のレジスタを含む実行制御装置と、前記記
   憶装置と前記命令制御装置と前記実行制御装置に関係し
   て設けられ、命令の処理中に複数の正規状態を指示する
   正規状態指示装置と複数の異常状態を検出する異常状態
   検出装置とを含む正規状態推示および異常状態検出装置
   と、前記記憶装置との間で転送路を有する退避記憶装置
   と、 前記実行制御装置に含まれる複数のレジスタとの間で転
   送路を有する退避レジスタと、前記命令アドレスカウン
   タとの間で転送路を有する退避命令アドレスカウンタと
   、 前記正規状態指示装置によって任意の正規状態が指示さ
   れ、かつその指示の際にデコードされていた最終の命令
   の実行が完了されたことに応答して、前記最徒の命令の
   次の命令を指示する前記命令アドレスカウンタの内容を
   前記退避命令アドレスカウンタに転送させるチェツタポ
   イント装置と、前記状の命令以後に、前記記憶装置から
   オペランドデータを読出す時にこのオペランドデータを
   前記退避記憶装置へ転送する記憶退避制御装置と、前記
   状の命令以後Ｋ、前記実行制御装置に含まれるレジスタ
   から読出しが行なわれる時にこのレジスタの内容を前記
   退避レジスタへ転送す為レジスタ退避制御装置と、 前記異常検出装置によって任意の異常状態が検出された
   ことに応答して、前記退避命令アドレスカウンタの内容
   を呻記命令アドレスカウンーへ逆転送するとともに、前
   記退避レジスタの内容を前記実行制御装置に含まれるレ
   ジスタに逆転送し、かつ前記退避記憶の内容°を前記記
   憶装置に逆転送させる回復制御装置と、 前記異常状態検出装置によって任意の異常状態が検出さ
   れ九ことに応答して前記回復装置の動作が完了するまで
   、または前記正規状態指示装置によって任意の正＊ｔｃ
   糠が指示されたことに応答して、その際にデコードされ
   ていた最稜の命令の実行が完了され、かつ前記チェック
   ポイント装置の動作が完了されるまで、前記命令制御装
   置の動作を禁止する禁止装置と、から構成したデータ処
   理装置。