JPS6052145A - デ−タ信号受信装置 - Google Patents
デ−タ信号受信装置Info
- Publication number
- JPS6052145A JPS6052145A JP15908583A JP15908583A JPS6052145A JP S6052145 A JPS6052145 A JP S6052145A JP 15908583 A JP15908583 A JP 15908583A JP 15908583 A JP15908583 A JP 15908583A JP S6052145 A JPS6052145 A JP S6052145A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- clock
- scf
- transmission speed
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、信号伝送速度の異なる複数のデータ信号を選
択的に受信するデータ信号受信方式に関するものである
。
択的に受信するデータ信号受信方式に関するものである
。
第１図はこの種データ信号受信方式の従来例を示すブロ
ック図である。同図において、１は受信信号入力端子、
２は出力端子、４は波形整形回路、３１．３２．３３は
それぞれ到来可能な各伝送速度に合わせて設定した低域
フィルタ（以下ＬＰＦと呼ぶ）である。
ック図である。同図において、１は受信信号入力端子、
２は出力端子、４は波形整形回路、３１．３２．３３は
それぞれ到来可能な各伝送速度に合わせて設定した低域
フィルタ（以下ＬＰＦと呼ぶ）である。
第１図では、入力端子１に受信されたデータ信号の各伝
送速度が異なればそれに対して、出力端子２もそれぞれ
異なるように対応しており、入力端子１に受信されたデ
ータ信号はその伝送速度に合わせて設定されたＬＰＦ（
３１〜３３のうちの一つ）を通過した後、対応した出力
端子２に現われる。従って到来の予想される伝送速度の
異なるデータ信号の種類だけＬＰＦが必要となり、スペ
ース的にもコスト的にも無駄が多いといつ欠点が上述の
ような従来ｉ式にはあった。
送速度が異なればそれに対して、出力端子２もそれぞれ
異なるように対応しており、入力端子１に受信されたデ
ータ信号はその伝送速度に合わせて設定されたＬＰＦ（
３１〜３３のうちの一つ）を通過した後、対応した出力
端子２に現われる。従って到来の予想される伝送速度の
異なるデータ信号の種類だけＬＰＦが必要となり、スペ
ース的にもコスト的にも無駄が多いといつ欠点が上述の
ような従来ｉ式にはあった。
第２図はデータ信号受信方式の他の従来例を示すブロッ
ク図である。同図において、３４は、到来が予想される
複数の伝送速度のうち、最大の伝送速度を有するデータ
信号に合わせて設定したＬＰＦであ乞。この第２図に示
した受信方式では、最大伝送速度より伝送速度の遅いデ
ータ信号を受信する場合、ＬＰＦ５４の帯域が受信デー
タ信号の帯域に比較して広くなりすぎ、その分雑音が増
加するとい５欠点があった。
ク図である。同図において、３４は、到来が予想される
複数の伝送速度のうち、最大の伝送速度を有するデータ
信号に合わせて設定したＬＰＦであ乞。この第２図に示
した受信方式では、最大伝送速度より伝送速度の遅いデ
ータ信号を受信する場合、ＬＰＦ５４の帯域が受信デー
タ信号の帯域に比較して広くなりすぎ、その分雑音が増
加するとい５欠点があった。
本発明は、上述の如き従来技術の欠点を除去するために
なされたものであり、従って本発明の目的は、信号伝送
速度の異なる複数のデータ信号を選択的に受信するデー
タ信号受信方式であって、ＬＰＦの所要個数の低減を図
って無駄を省き、しかも常に雑音の混入も少なくてすむ
よ５なデータ信号受信方式を提供することにある。
なされたものであり、従って本発明の目的は、信号伝送
速度の異なる複数のデータ信号を選択的に受信するデー
タ信号受信方式であって、ＬＰＦの所要個数の低減を図
って無駄を省き、しかも常に雑音の混入も少なくてすむ
よ５なデータ信号受信方式を提供することにある。
〔発明の要点〕
本発明の構成の要点は、信号伝送速度の異なる複数のデ
ータ信号を選択的に受信するデータ信号受信方式におい
て、到来したデータ信号を入力されるスイッチトキャパ
シタフィルタ（以下、ＳｃＦと略す）と、該フィルタの
出方を波形整形して出力する波形整形回路と、波形整形
された該出力から受信データに同期するクロックを抽出
すると共にそのクロック周波数により受信データ信号の
伝送速度を知ってそれに応じた周波数のＳＣＦ用クロッ
クを作成して出力するＳＣＦ用クロック発生回路とを有
し、とのよプにして作成されたＳＣＦ用クロックを前記
ＳＣＦに供給することにより、該ＳＣＦのフィルタ特性
を受信データの信号伝送速度に対して最適化するように
した点にある。
ータ信号を選択的に受信するデータ信号受信方式におい
て、到来したデータ信号を入力されるスイッチトキャパ
シタフィルタ（以下、ＳｃＦと略す）と、該フィルタの
出方を波形整形して出力する波形整形回路と、波形整形
された該出力から受信データに同期するクロックを抽出
すると共にそのクロック周波数により受信データ信号の
伝送速度を知ってそれに応じた周波数のＳＣＦ用クロッ
クを作成して出力するＳＣＦ用クロック発生回路とを有
し、とのよプにして作成されたＳＣＦ用クロックを前記
ＳＣＦに供給することにより、該ＳＣＦのフィルタ特性
を受信データの信号伝送速度に対して最適化するように
した点にある。
次に図を参照して本発明の一実施例を説明する。
第６図は本発明の一実施例を示すブロック図である。同
図において、１は受信信号入力端子、２は出力端子、３
はスイッチトキャパシタフイルタ（ＳＣＦ）を用いたＬ
ＰＦ、４は波形整形回路、５はＳＣＦクロック発生回路
である。
図において、１は受信信号入力端子、２は出力端子、３
はスイッチトキャパシタフイルタ（ＳＣＦ）を用いたＬ
ＰＦ、４は波形整形回路、５はＳＣＦクロック発生回路
である。
なお、本実施例は、基本伝送速度ｆｏに対し、その整数
Ｎ倍の信号伝送速度Ｎｆｏをもつデータ信号を受信する
ものとして説明する。
Ｎ倍の信号伝送速度Ｎｆｏをもつデータ信号を受信する
ものとして説明する。
第６図を参照する。入力端子１に入力した伝送速度Ｎｆ
ｏのデータ信号はスイッチトキャパシタフィルタ（ＳＣ
Ｆ）５を通過して波形整形回路４において波形整形され
る。
ｏのデータ信号はスイッチトキャパシタフィルタ（ＳＣ
Ｆ）５を通過して波形整形回路４において波形整形され
る。
次にＳＣＦクロック発生回路５においては、波形整形さ
れて出力端子２に現われたデータ信号から該データ信号
に同期するクロックを抽出する。
れて出力端子２に現われたデータ信号から該データ信号
に同期するクロックを抽出する。
そしてＳＣＦ発生回路５は抽出した該クロックをもとに
、５ＣＦ３が受信データ信号に対して最適のカットオフ
周波数を持つに至るよ５なＳＣＦ用のクロックを作成し
て発生する。
、５ＣＦ３が受信データ信号に対して最適のカットオフ
周波数を持つに至るよ５なＳＣＦ用のクロックを作成し
て発生する。
このＳＣＦ用のクロックを５ＣＦ５に供給することによ
り、５ＣＦ３はデータ信号の伝送速度に最適のカットオ
フ周波数をもつＬＰＦとして動作する。
り、５ＣＦ３はデータ信号の伝送速度に最適のカットオ
フ周波数をもつＬＰＦとして動作する。
データ信号の伝送速度は、基本伝送速度ｆｏの整数倍Ｎ
（Ｎは任意の整数）により変化するが、その場合、上述
の回路動作により５ＣＦ３のカットオフ周波数がデータ
信号の伝送速度に対して常に最適に設定されるので、一
つの５ＣＦ３により伝送速度が異なるデータ信号の何れ
に対しても最適な受信が常に可能となる。
（Ｎは任意の整数）により変化するが、その場合、上述
の回路動作により５ＣＦ３のカットオフ周波数がデータ
信号の伝送速度に対して常に最適に設定されるので、一
つの５ＣＦ３により伝送速度が異なるデータ信号の何れ
に対しても最適な受信が常に可能となる。
第４図は、第３図におけるＳＣＦクロック発生回路５の
具体例を示すブロック図である。同図において、５１は
位相比較器、５２はＬＰＦ、５３はＶＣＯ（電圧制御発
振器）、５４は分周回路（分周比は−）であり、以上の
諸口路によって周知のＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ ）回路を構成する。
具体例を示すブロック図である。同図において、５１は
位相比較器、５２はＬＰＦ、５３はＶＣＯ（電圧制御発
振器）、５４は分周回路（分周比は−）であり、以上の
諸口路によって周知のＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ ）回路を構成する。
また５５は分周回路（分周比は−）である。
波形整形回路４の出力より、伝送速度Ｎｆ、のクロック
■が位相比較器５１の一方の入力側に入力されたとき、
ＶＣＯ３の出力＠にはｎＮｆ□のクロックが出力され、
従ってこのクロックｎＮｆ（１は分周回路５４を介する
ことにより、その出力θ（Ｎｆｏ）として位相比較器５
１の他方の入力側に入力される。
■が位相比較器５１の一方の入力側に入力されたとき、
ＶＣＯ３の出力＠にはｎＮｆ□のクロックが出力され、
従ってこのクロックｎＮｆ（１は分周回路５４を介する
ことにより、その出力θ（Ｎｆｏ）として位相比較器５
１の他方の入力側に入力される。
ＰＬＬ回路の動作を簡単に説明すると、位相比較器５１
は入力信号■とＶＣＯ５３の出力信号（。
は入力信号■とＶＣＯ５３の出力信号（。
分周回路５４を径由して）θの位相を比較し、両信号の
位相差に応じた差信号電圧を出力し、この差信号電圧は
ＬＰＦ５２を介してＶＣＯ５５に加わり、その発振周波
数を制御することにより、入力信号■とＶＣ０５３の出
力信号θの周波数差および位相差をなくし両信号をロッ
クさせる。
位相差に応じた差信号電圧を出力し、この差信号電圧は
ＬＰＦ５２を介してＶＣＯ５５に加わり、その発振周波
数を制御することにより、入力信号■とＶＣ０５３の出
力信号θの周波数差および位相差をなくし両信号をロッ
クさせる。
分周回路５５の出力［相］としての−ＮｆＯのクロッり
がＳＣＦ用りロックとなって５ＣＦ３に供給される。
がＳＣＦ用りロックとなって５ＣＦ３に供給される。
なお、−Ｎｆ、のクロックを供給されることによす、５
ＣＦ３がＮｆＯの伝送速度をもつ受信データ信号に対し
て最適のフィルタ特性をもつよ５に、ｍ、ｎの値を予め
設定しておくことは勿論である。
ＣＦ３がＮｆＯの伝送速度をもつ受信データ信号に対し
て最適のフィルタ特性をもつよ５に、ｍ、ｎの値を予め
設定しておくことは勿論である。
以上説明したように、本拠明によれば、信号伝送速度の
異なる複数のデー＊信号を選択的に受信するデータ信号
受信方式において、所要のＬＰＦが５ＣＦ１個ですむの
で、従来に比し、回路規模の低減を計れるという利点が
あり、また、ＬＰＦの帯域を受信データ信号の伝送速度
に対して常に最適に設定できるため雑音特性を向上でき
ると（・う利点もある。
異なる複数のデー＊信号を選択的に受信するデータ信号
受信方式において、所要のＬＰＦが５ＣＦ１個ですむの
で、従来に比し、回路規模の低減を計れるという利点が
あり、また、ＬＰＦの帯域を受信データ信号の伝送速度
に対して常に最適に設定できるため雑音特性を向上でき
ると（・う利点もある。
第１図は従来のデータ信号受信方式の一例を示すブロッ
ク図、第２図は同じ（他の例を示す〕゛ロック図、第６
図は本発明の一実施例を示すブロック図、第４図は第３
図に−Ｊ６けるＳＣＦクロック発生回路５の具体例を示
すブロック図、である。 符号説明 １・・・・・・受信入力端子、２・・・・・・出力端子
、６・・・・・・ＳＣＦフィルタ（ＬＰＦ）、４・・・
・・・波形整形回路、５・・・・・・ＳＣＦクロック発
生回路、３１，３２，３３・・・・・・各伝送速度に設
定したＬＰＦフィルタ、３４・・・・・・最大伝送速度
に設定したＬＰＦフィルタ、５１・・・・・・位相比較
器、５２−・・・・・ＬＰＦ、５３・・・・・・■Ｃ０
１５４，５５・・・・・・分周回路 代理人弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１頁の続き ［ 通信研児Ｆ９ｒ円
ク図、第２図は同じ（他の例を示す〕゛ロック図、第６
図は本発明の一実施例を示すブロック図、第４図は第３
図に−Ｊ６けるＳＣＦクロック発生回路５の具体例を示
すブロック図、である。 符号説明 １・・・・・・受信入力端子、２・・・・・・出力端子
、６・・・・・・ＳＣＦフィルタ（ＬＰＦ）、４・・・
・・・波形整形回路、５・・・・・・ＳＣＦクロック発
生回路、３１，３２，３３・・・・・・各伝送速度に設
定したＬＰＦフィルタ、３４・・・・・・最大伝送速度
に設定したＬＰＦフィルタ、５１・・・・・・位相比較
器、５２−・・・・・ＬＰＦ、５３・・・・・・■Ｃ０
１５４，５５・・・・・・分周回路 代理人弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１頁の続き ［ 通信研児Ｆ９ｒ円
Claims (1)
- １）信号伝送速度の異なる複数のデータ信号を選択的に
受信するデータ信号受信方式において、到来したデータ
信号を入力されるスイッチトキャパシタフィルタ（以下
、ＳＣＦと略す）と、該フィルタの出力を波形整形して
出力する波形整形回路と、波形整形された該出力から受
信データに同期するクロックを抽出すると共にそのクロ
ック周波数により受信データ信号の伝送速度を知ってそ
れに応じた周波数のＳＣＦ用クワクロック成して出力す
るＳＣＦ用クロック発生回路とを有し、このようにして
作成されたＳＣＦ用クワクロック記ＳＣＦに供給するこ
とにより、ｐｓｃｐのフィルタ特性を受信データの信号
伝送速度に対して最適化するようにしたことを特徴とす
るデータ信号受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052145A true JPS6052145A (ja) | 1985-03-25 |
| JPH0746809B2 JPH0746809B2 (ja) | 1995-05-17 |
Family
ID=15685898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159085A Expired - Lifetime JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746809B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0174005A2 (en) * | 1984-09-04 | 1986-03-12 | Nec Corporation | Line equalizer operable in response to an input signal of a variable data rate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194707A (en) * | 1975-02-17 | 1976-08-19 | Daiparusufugonyoru deetadensosochi | |
| JPS5830260A (ja) * | 1981-08-17 | 1983-02-22 | Seiko Epson Corp | Ｆｓｋ復調回路 |
-
1983
- 1983-09-01 JP JP58159085A patent/JPH0746809B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194707A (en) * | 1975-02-17 | 1976-08-19 | Daiparusufugonyoru deetadensosochi | |
| JPS5830260A (ja) * | 1981-08-17 | 1983-02-22 | Seiko Epson Corp | Ｆｓｋ復調回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0174005A2 (en) * | 1984-09-04 | 1986-03-12 | Nec Corporation | Line equalizer operable in response to an input signal of a variable data rate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746809B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1067829C (zh) | 锁相环路的时钟延迟补偿及占空控制装置 | |
| JPS623621B2 (ja) | ||
| CN101420294B (zh) | 一种时钟锁相环控制方法及装置 | |
| JPH08265211A (ja) | 集積回路および送受信機 | |
| US5598448A (en) | Method and apparatus for controlling a digital phase lock loop and within a cordless telephone | |
| JPS6052145A (ja) | デ−タ信号受信装置 | |
| CN1252182A (zh) | 借助于一个接收机产生发送信号 | |
| KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
| US4547751A (en) | System for frequency modulation | |
| JPS6166433A (ja) | クロツク同期回路 | |
| JPS60170327A (ja) | シンセサイザ | |
| JP2560113B2 (ja) | データ復調回路 | |
| JP2728394B2 (ja) | 半導体集積回路装置 | |
| JPH03226012A (ja) | Ｐｌｌシンセサイザー | |
| JPH0379888B2 (ja) | ||
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH02112323A (ja) | 無線通信装置 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPS61144124A (ja) | Ｐｌｌ同期回路 | |
| JPH098787A (ja) | クロック再生装置 | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| JPH05327434A (ja) | クロツク抽出回路 | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPH0614013A (ja) | クロック供給方式 | |
| JP2002076981A (ja) | 通信装置 |